状態変数型発振回路で作る低ひずみ信号発生器

■問題

【発振回路　信号発生回路　ADA4665 】

小川　敦　Atsushi Ogawa

　図1は，状態変数型発振回路を使用した，低ひずみ正弦波信号発生器です．状態変数型発振回路は，3個のOPアンプ(U₁～U₃：ADA4665)⁽¹⁾と抵抗(R₁～R₇)，コンデンサ(C₁～C₂)で構成しています．また，ダイオード(D₁，D₂)とジャンクションFET(J₁)，抵抗(R₉)，コンデンサ(C₃)は，発振振幅を安定化するためのAGC回路として動作します．

図1　状態変数型発振回路を使用した，低ひずみ正弦波信号発生器

　図2は，J₁のゲート電圧とオン抵抗(R_ON)の関係を示したグラフです．D₁，D₂の順方向電圧を0.4Vとすると，OUT端子の発振振幅は，何ボルトで安定するでしょうか．(a)～(d)の中から，一番近いものを選択してください．

図2　ジャンクションFET(J₁)のゲート電圧とオン抵抗(R_ON)の関係を示したグラフ
OUT端子の発振振幅はいくつ？

(a) 0.8V_PP　(b) 2V_PP　(c) 4.4V_PP　(d) 5.6V_PP

■ヒント

　状態変数型発振回路は，状態変数フィルタ⁽²⁾のバンドパス出力(BP)を，入力に帰還した発振回路です．図1のバンドパス・フィルタのゲイン(G)は，R_ONの値によって変化し，式1で表されます．

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(1)

　発振振幅が安定したときは「G=1」となります．図2のグラフを使用して「G=1」となる発振振幅を求めてください．

■解答

(c) 4.4V_PP

　電源投入直後は，J₁のゲート電圧は0Vとなっています．発振がスタートし，発振振幅が大きくなっていくと，D₁，D₂の働きで，J₁のゲート電圧は負側に大きくなっていきます．ゲート電圧が負側に大きくなっていくと，R_ONは大きくなっていきます．そして，Gが1となったときに発振振幅が安定し，R_ONも一定の値になります．「G=1」となるR_ONの値は，式1を変形して，式2のように300Ωと求まります．

・・・・・・・・・・・・・・・・(2)

　図2より，R_ONが300Ωとなるゲート電圧は，-1.8Vであることが分かります．OUT端子の電圧(V_OUT)は，ゲート電圧からD₂の順方向電圧を引いたもので，「V_OUT=-1.8-0.4=-2.2」のように-2.2Vと求められます．
　発振振幅の片側ピーク電圧が2.2Vなので，ピーク・ツー・ピーク電圧は2倍の4.4Vです．そのため，正解は「(c) 4.4V_PP」となります．

■解説

●状態変数型発振回路
　状態変数型発振回路は，状態変数フィルタのバンドパス出力を入力に帰還することで発振させる回路です．図3に，発振回路の基となる状態変数フィルタの回路図を示します．

図3　発振回路の基となる状態変数フィルタの回路図

　OPアンプ(U₂)と抵抗(R4)，コンデンサ(C₁)で1つ目の積分回路を構成し，同様にU₃とR₅，C₂で2つ目の積分回路を構成しています．状態変数フィルタは，1つの回路から「ローパス(LP)」「ハイパス(HP)」「バンドパス(BP)」の3つの出力を同時に取り出すことができます．図3のBP端子がバンドパス出力となります．
　図3において「R₄=R₅=R」，「C₁=C₂=C」として，さらに「R₁=R₂=R₃」とすると，バンドパス・フィルタの中心周波数(f_C)は式3で表されます．

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(3)

　また，Qは式4で表され，これがバンドパス・フィルタのゲインとなります．

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(4)

●状態変数バンドパス・フィルタの周波数特性を検証
　図4は，図3の状態変数バンドパス・フィルタの周波数特性をシミュレーションする回路です．「.step」コマンドでQの値を「0.5，1，2」と3段階に変化させます．

図4　状態変数バンドパス・フィルタの周波数特性をシミュレーションする回路
「.step」コマンドでQの値を「0.5，1，2」と3段階に変化させる．

　R₆の値は変数とし，式4を変形した式5を使用して「.param」コマンドで計算しています．

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(5)

　バンドパス・フィルタの中心周波数は，式6のように1.06kHzに設定しています．

・・・・・・・・・・・・・・・・・・・・・(6)

　図5が図4のシミュレーション結果です．バンドパス・フィルタの中心周波数は1.06kHzとなっており，式3の結果と一致しています．また，中心周波数での位相は0度となっており，ゲインはQの値に対応して-6dB，0dB，6dBと変化しています．

図5　状態変数バンドパス・フィルタの周波数特性のシミュレーション結果
中心周波数での位相は0度となっており，ゲインはQの値に対応して-6dB，0dB，6dBに変化．

　これらの結果から，図4の回路は，バンドパス・フィルタ出力を入力に帰還するために，BP端子とIN端子を接続し，Qを1以上に設定することで，発振回路として動作することが分かります．

●状態変数型発振回路を検証
　図6は，図4の回路を基にした状態変数型発振回路をシミュレーションする回路です．

図6　R₆を4.9kΩに設定した状態変数型発振回路をシミュレーションする回路
Qの値は1.014となっている．

　図4の回路のBP端子とIN端子を接続し，R₆を4.9kΩに設定しています．このときQの値は，式7のように，1.014となります．

・・・・・・・・・・・・・・・・・・・・・・・(7)

　図7は，図6のシミュレーション結果です．LP端子とHP端子の波形をプロットしています．発振振幅は徐々に大きくなり，最終的には±5Vの電源電圧でクリップして一定になっています．

図7　R₆を4.9kΩに設定した状態変数型発振回路のシミュレーション結果

　図8は，図7の時間軸を拡大し，110ms～118msの部分を表示したものです．

図8　時間軸を拡大した，状態変数型発振回路のシミュレーション結果
LP端子とHP端子の波形は逆位相となっている．

　正弦波の振幅が徐々に大きくなり，やがて波形の先端がクリップしています．また，LP端子とHP端子の波形は逆位相となっていることが分かります．

●ジャンクションFETを使用したAGC回路
　図6の回路が確実に発振するためには，Qを1以上とする必要があります．ただし，Qが大きすぎると波形がクリップしてしまう，という問題があります．そのため，発振開始時はQを1以上とし，所定の振幅になったら，Qが1となるよう，自動的に利得を制御する回路が必要です．このような回路をAGC回路（Automatic Gain Control：自動利得制御回路）と呼びます．ジャンクションFETのオン抵抗の変化を利用すると，比較的簡単にAGC回路を構成できます．
　図9は，ジャンクションFETの，ゲート電圧とオン抵抗の関係をシミュレーションする回路です．ドレインに100mVの電圧を印加し，ゲート電圧を0Vから-3Vまで変化させます．

図9　ジャンクションFETの，ゲート電圧とオン抵抗の関係をシミュレーションする回路
ドレインに100mVの電圧を印加し，ゲート電圧を0Vから-3Vまで変化させる．

　図10は，図9のシミュレーション結果で，図2と同じ結果になっています．ドレイン電圧をドレイン電流で割って求めたオン抵抗を表示しています．オン抵抗は，130Ωからほぼ無限大まで変化し，ゲート電圧が「-1.8V」のときに約300Ωとなっています．

図10　ジャンクションFETの，ゲート電圧とオン抵抗のシミュレーション結果
オン抵抗は，ゲート電圧が「-1.8V」のときに約300Ωとなっている．

●AGC回路付きの状態変数型発振回路
　図11は，ジャンクションFETによるAGC回路付きの状態変数型発振回路をシミュレーションする回路で，図1の回路の動作を確認します．図11のLP端子が，図1のOUT端子となっています．

図11　AGC回路付きの状態変数型発振回路をシミュレーションする回路
HP端子とLP端子の出力を使用してD₁，D₂で全波整流回路を構成している．

　HP端子とLP端子の発振波形が逆相であることを利用し，2つのダイオード(D₁，D₂)による全波整流回路を構成しています．det端子の全波整流出力は，コンデンサ(C₃)で平滑され，ジャンクションFET(J₁)のゲートに入力されます．
　J₁のドレインは，抵抗(R₆)に接続されているため，J₁のオン抵抗(R_ON)とR₆の合計でQの値が決定されます．発振開始前，det端子の電圧は0Vです．図10のグラフを見ると，ゲート電圧が0VのときのR_ONは130Ωとなっています．そのため，このときのQは式8のように，1.023となり，発振がスタートします．

・・・・・・・・・・・・・・・・(8)

　発振がスタートし，発振振幅が大きくなっていくと，D₁，D₂の働きにより，det端子の電圧は負方向に大きくなっていきます．すると，J₁のオン抵抗が大きくなっていき，Qが1となったところで，発振振幅が一定となります．「Q=1」となるR_ONの値は，式8を変形した式9から，300Ωと求まります．

・・・・・・・・・・・・・・・(9)

　図10のグラフから，R_ONが300Ωとなるのは，ゲート電圧が-1.8Vになったときです．D₁，D₂の順方向電圧を0.4Vとすると，det端子が-1.8Vとなるためには，HP端子およびLP端子の電圧が「-1.8V-0.4V=-2.2V」となる必要があります．つまり，発振振幅のピーク値が2.2Vになったところで振幅が一定となります．
　図12は，図11のシミュレーション結果です．発振振幅は徐々に大きくなっていき，ピーク電圧2.2V(4.4V_PP)で一定となっています．

図12　AGC回路付き状態変数型発振回路のシミュレーション結果
発振振幅は，ピーク電圧2.2V(4.4V_PP)で一定となっている．

　図13は，図12の時間軸を拡大したものです．きれいな正弦波となっていることが分かります．

図13　時間軸を拡大したAGC回路付き状態変数型発振回路のシミュレーション結果
きれいな正弦波となっている．

　図14は，解析精度を上げるために，図11の回路のシミュレーション時間を1秒間に変更した発振波形を，FFT解析した結果です．1kHzの基本波の他に，目立った高調波成分は見られず，非常に低ひずみな正弦波となっていることが分かります．

図14　AGC回路付き状態変数型発振回路出力のFFT解析結果
1kHzの基本波の他に，目立った高調波成分は見られない．

　以上，状態変数型発振回路について解説しました．状態変数型発振回路は，3つのOPアンプ全てから，出力を取り出すことができます．図11のHP端子とLP端子の出力は，それぞれ逆位相となっており，BP端子の出力は，これらとは90度位相のずれた出力となっています．

◆参考・引用*文献
(1) ADA4665 データシート：アナログ・デバイセズ
(2) 状態変数フィルタで作るスピーカ・ネットワーク：CQ出版社

■データ・ファイル

解説に使用しました，LTspiceの回路をダウンロードできます．
LTspice12_043.zip

●データ・ファイル内容
SVF_BP.asc：図4の回路
SVF_BP.plt：図5のグラフを描画するためのPlot settingsファイル
SVF_OSC_4.9k.asc：図6の回路
SVF_OSC_4.9k.plt：図7のグラフを描画するためのPlot settingsファイル
JFET_VG_R.asc：図9の回路
JFET_VG_R.plt：図10のグラフを描画するためのPlot settingsファイル
SVF_OSC.asc：図11の回路
SVF_OSC.plt：図12のグラフを描画するためのPlot settingsファイル
SVF_OSC_FFT.asc：図14をシミュレーションするための回路