弛張発振回路で作る三角波信号発生器




LTspice メール・マガジン全アーカイブs

■問題
【 発振回路 信号発生回路 LTC6244HV 】

小川 敦 Atsushi Ogawa

 図1は,弛張発振回路を使用した三角波信号発生器です.弛張発振回路は,2つのOPアンプ(U1~U2:LTC6244HV)(1)と抵抗(R1~R6),コンデンサ(C1),ダイオード(D1~D2),スイッチ(S1~S3)で構成しています.
 この三角波信号発生器は,スイッチ(S1~S3)を使用して,出力波形を「三角波」と「のこぎり波」に切り換えることができます.OUT端子の出力が,図2の「のこぎり波」となるスイッチの組み合わせは,表1の(a)~(d)のどの組み合わせでしょうか.


図1 弛張発振回路を使用した三角波信号発生器
スイッチ(S1~S3)を使用して,出力波形を「三角波」と「のこぎり波」に切り換えることができる.


図2 OUT端子の波形

表1 スイッチ(S1~S3)の状態の組み合わせ
   S1   S2   S3 
 (a)の組み合わせ   ON   OFF   OFF 
 (b)の組み合わせ   OFF   OFF   ON 
 (c)の組み合わせ   OFF   ON   OFF 
 (d)の組み合わせ   OFF   ON   ON 

■ヒント

 OPアンプ(U2)は,コンデンサ(C1)とともに,反転型の積分回路を構成しています.この積分回路に入力される電流の極性と,出力電圧の関係を考えれば,答えが分かります.

■解答


   S1   S2   S3 
 (c)の組み合わせ   OFF   ON   OFF 

 図2の波形は,立ち上がり時間が短く,立ち下がり時間の長い,のこぎり波となっています.積分回路の出力(OUT端子)の電圧が立ち上がるのは,CMP端子がLowレベル(Vee)となり,コンデンサ(C1)に,OUT端子側から反転入力端子側に電流(I1)が流れているときです.
 そして,OUT端子の電圧が立ち下がるのは,CMP端子がHighレベル(Vcc)となり,C1に反転入力端子側から,OUT端子側に電流(I2)が流れたときです.
 OUT端子の立ち上がり時間が,立ち下がり時間よりも短いということは,I1がI2よりも大きいことを意味します.I1>I2となるのは,S2がONし,S3がOFFしているときです.表1でその状態となるのは(c)なので,正解は「(c)の組み合わせ」となります.

■解説

●三角波発振回路
 三角波発振回路は,出力電圧が直線的な上昇と下降を繰り返す発振回路です.三角波発振回路は,計測用の信号発生器だけではなく,スイッチング電源やモータ駆動回路のPWM(Pulse Width Modulation:パルス幅変調)信号を生成するときにも使用されます.
 OPアンプを使用した三角波発振回路は,「ヒステリシス・コンパレータ」と「積分回路」を組み合わせた,弛張発振回路の一種です.

●OPアンプを使用した基本的な弛張発振回路
 図3は,OPアンプを使用した基本的な弛張発振回路(2)です.抵抗(R1)とコンデンサ(C1)の充放電回路と,OPアンプ(U1)と抵抗(R2,R3)による,ヒステリシスコンパレータで構成されています.


図3 OPアンプを使用した基本的な弛張発振回路
C点の電圧は,三角波に類似した波形となるが,直線性は良くない.

 C点の電圧は,三角波に類似した波形となりますが,CRによる充放電波形のため,直線性は良くありません.そのため,三角波発振回路ではCR充放電回路の代わりに積分回路が使用されます.そこで次にCR充放電回路と積分回路の比較を行います.

●CR充電回路と積分回路の比較
 図4は,図4(a)のCR充電回路と図4(b)の積分回路の特性の違いをシミュレーションする回路です.電源を立ち上げたときの,A点とB点の電圧変化を比較します.


図4 CR充電回路と積分回路の特性の違いをシミュレーションする回路
電源を立ち上げたときの,A点とB点の電圧変化を比較する.

 電源立ち上げ後の,A点の電圧(VA)の時間的変化は,式1で表されます.

・・・・・・・・・・・・・・・・・・・・・・・・(1)

 一方,B点の電圧(VB)の時間的変化は,式2で表されます.

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(2)

 式2から分かるように,B点の電圧は,Vccとは極性が反転し,時間に比例して直線的に変化します.

 図5は,図4のシミュレーション結果です.


図5 図4のシミュレーション結果
積分回路の出力電圧は,一定の傾きで直線的に変化している.

 CR充電回路の出力電圧(A点)は,電圧変化の傾きが,時間とともに小さくなっていきます.それに対し,積分回路の出力電圧(B点)は,一定の傾きで直線的に変化しています.そして,1ms後に5Vに達すると,その後は,一定の電圧となっています.これはOPアンプの電源電圧による制限です.ここで,B点の電圧は,符号を反転して表示しています.

●非反転型ヒステリシス・コンパレータ
 図3の弛張発振回路で使用しているヒステリシス・コンパレータは,反転入力端子に信号を入力しているため,入力と出力の極性は反転します.一方,位相の反転する積分回路を使用した弛張発振回路では,非反転型のヒステリシス・コンパレータが必要になります.
 図6は,入力と出力の極性が反転しない,非反転型のヒステリシス・コンパレータです.


図6 非反転型ヒステリシス・コンパレータ
入力と出力の極性は反転しない.


 IN端子の電圧をVIN,OUT端子の電圧をVOUTとすると,R1とR2に流れる電流(I1)は等しく,式3で表されます.

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(3)

 そして,A点の電圧(VA)は式4で表されます.

・・・・・・・・・・・・・・・・・(4)

 式4は,式5のように変形することができます.

・・・・・・・・・・・・・・・・・・・・・(5)

 ここで,VOUTがLowレベル(Vee)となっている状態で,VINを大きくしていったときに,出力が反転する,しきい値電圧(VTH1)を求めます.しきい値電圧は,A点の電圧が0Vとなる電圧のため,式5を変形した式6が成立します.

・・・・・・・・・・・・・・・・・・・・・・(6)

 式6をVTH1について解くと,式7が得られます.

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(7)

 次に,VOUTがHighレベル(Vcc)となっている状態で,VINを小さくしていったときに,出力が反転するしきい値電圧(VTH2)を求めます.式6と同様に,式8が成立します.

・・・・・・・・・・・・・・・・・・・・・・(8)

 式8をVTH2について解くと,式9が得られます.

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(9)

●非反転型ヒステリシス・コンパレータを検証
 図7は,図6の非反転型ヒステリシス・コンパレータをシミュレーションする回路です.定数は「Vcc=5V,Vee=-5V,R1=10kΩ,R2=20kΩ」となっています.そして,VINを-5Vから+5Vに変化させ,再び-5Vにする過渡解析を行います.


図7 非反転型ヒステリシス・コンパレータをシミュレーションする回路
VINを-5Vから+5Vに変化させ,再び-5Vにする過渡解析を行う.

 VOUTがLowレベル(Vee)となっている状態のしきい値電圧(VTH1)は,式7を使用すると,式10のように,2.5Vと求まります.

・・・・・・・・・・・・・・・・・・・(10)

 また,VOUTがHigh レベル(Vcc)となっている状態のしきい値電圧(VTH2)は,式9を使用すると,式11のように,-2.5Vとなります.

・・・・・・・・・・・・・・・・・・(11)

 図8が図7のシミュレーション結果です.しきい値電圧は,VTH1が2.5VでVTH2が-2.5Vとなっており,式10,式11の計算結果と一致しています.


図8 非反転型ヒステリシス・コンパレータのシミュレーション結果
しきい値電圧は,VTH1が2.5VでVTH2が-2.5Vとなっている.

●三角波を出力する弛張発振回路の検証
 図9は,積分回路と非反転ヒステリシス・コンパレータで構成した,三角波出力の弛張発振回路です.図9のシミュレーション結果を使用して,発振周波数を表す式を導きます.


図9 積分回路と非反転ヒステリシス・コンパレータで構成した,三角波出力の弛張発振回路

 図10は,三角波を出力する弛張発振回路のシミュレーション結果です.コンパレータ出力(CMP)と三角波出力(OUT)を表示しています.


図10 三角波を出力する弛張発振回路のシミュレーション結果

 OUT端子の電圧は,VTH2からVTH1まで,直線的な変化を繰り返す三角波となっており,発振周波数は1.05kHzとなっています.VccとVeeの絶対値が等しい場合, VTH2からVTH1までの電圧変化幅(Vpp)は,式7と式9を使用して,式12のように表されます.

・・・・・・・・・(12)

 そして,OUT端子の電圧が,VTH2からVTH1まで変化する時間(T1)は,式2を変形して式13のように求まります.

・・・・・・・・・・・・・(13)

 また,T2はT1と等しいため,発振周波数(fOSC)は式14で求められます.

・・・・・・・・・・・・・・・・・・・・・・・(14)

 式14に図9の定数を代入すると,式15のように,1.06kHzとなり,図10のシミュレーション結果と一致しています.

・・・・・・・・・・・・・(15)

●立ち上がりが急峻な「のこぎり波」を出力する回路
 図11(a)は,図9の弛張発振回路の出力を,立ち上がりが急峻な「のこぎり波」になるように変更した,積分回路を抜き出したものです.図11(b)は,OUT端子の波形で,T1が立ち上がり時間で,T2が立ち下がり時間です.


図11 立ち上がりが急峻なのこぎり波を出力する回路

 コンパレータ出力(CMP)がLowレベルのときはダイオード(D1)がONし,R4によってC1が充電されます.ここで,R4がR3よりも十分小さく,図9の「R2=2R1」とします.ダイオードの順方向電圧を無視すると,立ち上がり時間(T1)は式13を使用して,式16のように計算できます.

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(16)

 一方,CMPがHighレベルのときは,D1はOFFとなり,R3によってC1が放電されます.このときの立ち下がり時間(T2)は,式17になります.

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(17)

●立ち下がりが急峻な「のこぎり波」を出力する回路
 図12(a)は,図11(b)のダイオード(D1)の向きを逆にした積分回路です.図12(b)のOUT端子の波形のように、立ち下がりが急峻な,「のこぎり波」を出力します.


図12 立ち下がりが急峻なのこぎり波を出力する回路

 コンパレータ出力(CMP)がLowレベルのときはダイオードD1がOFFし,R3によってC1が充電されます.そのため,立ち上がり時間(T1)は式17と同じ,式18になります.

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(18)

 また,CMPがHighレベルのときは,D1はオンとなり,R4によってC1が放電されます.このときの立ち下がり時間(T2)は,式16と同じ式19になります.

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(19)

●「三角波」と「のこぎり波」を出力する弛張発振回路の検証
 図13は,「三角波」と「のこぎり波」を出力する弛張発振回路を,シミュレーションする回路で,図1と同じものです.


図13 「三角波」と「のこぎり波」を出力する弛張発振回路を,シミュレーションする回路
スイッチ(S1~S3)は抵抗に置き換え,抵抗値を変数としている.

 R3に直列に接続されている抵抗(R5)は,のこぎり波出力の発振周波数を,三角波出力と同じにするためのものです.「R4+R5=R3」となるように設定すると,両者の発振周波数がほぼ等しくなります.図1のスイッチ(S1~S3)は抵抗に置き換え,抵抗値を変数としています.そして,「.step」コマンドと,「.param」コマンドの「table」機能を組み合わせて,抵抗値を変化させ,表2のような条件でシミュレーションを行います.

表2 スイッチの組み合わせ
 N  S1   S2   S3 
 1   1μΩ
 ON 
 1GΩ
 OFF 
 1GΩ
 OFF 
 2   1GΩ
 OFF 
 1μΩ
 ON 
 1GΩ
 OFF 
 3   1GΩ
 OFF 
 1GΩ
 OFF 
 1μΩ
 ON 

 図14は,図13のシミュレーション結果です.


図14 三角波とのこぎり波を出力する弛張発振回路のシミュレーション結果
スイッチを切り替えることで,三角波とのこぎり波が出力されている.

 青線は「N=1」のときの結果で,立ち上がりと立ち下がり時間が等しい,三角波となっています.
 赤線は「N=2」のときの結果で,立ち上がり時間の短い,のこぎり波となっています.
 緑線は「N=3」のときの結果で,立ち下がり時間の短い,のこぎり波となっています.

 以上,三角波を出力する弛張発振回路について解説しました.図1の回路は,正負電源を使用していますが,コンパレータとOPアンプおよび基準電圧源が1チップに集積された,MAX9000(3)を使用すると,簡単に単一電源で動作する三角波発振器を構成することができます(4).

◆参考・引用*文献
(1) LTC6244HV データシート:アナログ・デバイセズ
(2) 弛張発振回路で作る信号発生器:CQ出版社
(3) MAX9000データシート:アナログ・デバイセズ
(4) 単一ICを使用する精密三角波ジェネレータ:アナログ・デバイセズ


■データ・ファイル

解説に使用しました,LTspiceの回路をダウンロードできます.
LTspice12_041.zip

●データ・ファイル内容
CR_Integ.asc:図4の回路
CR_Integ.plt:図5のグラフを描画するためのPlot settingsファイル
NI_Hys_cmp.asc:図7の回路
NI_Hys_cmp.plt:図8のグラフを描画するためのPlot settingsファイル
triangle_OSC.asc:図9の回路
triangle_OSC.plt:図10のグラフを描画するためのPlot settingsファイル
triangle_OSC_step.asc:図13の回路
triangle_OSC_step.plt:図14のグラフを描画するためのPlot settingsファイル

■LTspice関連リンク先


● LTspice ダウンロード先
● LTspice Users Club
● LTspice メール・マガジン全アーカイブs
 ◆ Season01 LTspice電子回路マラソン・アーカイブs
 ◆ Season02 LTspiceアナログ電子回路入門アーカイブs
 ◆ Season03 LTspice電源&アナログ回路入門アーカイブs
 ◆ Season04 IoT時代のLTspiceアナログ回路入門アーカイブs
 ◆ Season05 オームの法則から学ぶLTspiceアナログ回路入門アーカイブs
 ◆ Season06 LTspiceエデュケーショナル・ファイルで学ぶアナログ回路アーカイブs
 ◆ Season07 LTspiceドット・コマンドから学ぶアナログ回路アーカイブs
 ◆ Season08 LTspiceで始める実用電子回路入門アーカイブs
 ◆ Season09 LTspiceで学ぶオーディオ回路入門アーカイブs
 ◆ Season10 LTspiceとデータシートで学ぶ実践アナログ回路入門アーカイブs
 ◆ Season11 LTspiceとデータシートで学ぶ実践アナログ回路アーカイブs

トランジスタ技術 表紙

CQ出版社オフィシャルウェブサイトはこちらからどうぞ

CQ出版の雑誌・書籍のご購入は、ウェブショップで!


CQ出版社 新刊情報


近日発売

Interface 2026年12月号

[達人に学ぶ!]環境構築術100

CQ ham radio 2026年11月号

アマチュア無線機の選び方

トランジスタ技術SPECIAL

TRSP No.176 高速ディジタル回路基板設計のウソ・ホント

Interface 2026年11月号

AIエージェント実装術

アナログ回路設計オンサイト&オンライン・セミナ