FDNRで作るDAC用ローパス・フィルタ

■問題

【フィルタ回路　オーディオ回路　LT1124 】

小川　敦　Atsushi Ogawa

　図1は，D-Aコンバータ(DAC)の後段に配置した，FDNR^注1型6次バタワース特性のローパス・フィルタです．カットオフ周波数は，20kHzとなっています．FDNR型フィルタは，OPアンプ(LT1124)⁽¹⁾と抵抗，コンデンサで構成しています．

注1：FDNR（Frequency Dependent Negative Resistor：周波数依存型負性抵抗)

図1　DAC後段に配置した，FDNR型6次バタワース特性のローパス・フィルタ
FDNRはOPアンプと抵抗，コンデンサで構成している．

　図1のフィルタは，コイル(L)とコンデンサ(C)で構成したLCフィルタを，FDNR型フィルタ⁽²⁾に変換したものです．ベースとなったLCフィルタは，図2の(a)～(d)のどの回路でしょうか．

図2　図1のFDNR型フィルタのベースとなったLCフィルタはどれ？

(a)の回路　　(b)の回路　　(c)の回路　　(d)の回路

■ヒント

　図1は，6次バタワース特性のローパス・フィルタとなっています．(a)～(d)の中で，6次のローパス・フィルタとして動作するものはどれか考えてください．

■解答

(a)の回路

　図2(b)の回路がノッチ・フィルタ，図2(c)の回路がハイパス・フィルタ，図2(d)の回路がバンドパス・フィルタとして動作します．したがって，ローパス・フィルタとして動作するのは，図2(a)の回路です．そのため，正解は「(a)の回路」ということになります．

■解説

●DACの後段に必要なローパス・フィルタ
　D-Aコンバータ(DAC)により，ディジタル・データをアナログに変換した直後の信号は，階段状の波形となっています．これは，DACがサンプリング周期ごとに，そのときの値を維持して出力する仕組みとなっているためです．
　その階段状の波形には，サンプリング周波数の整数倍の高調波成分が大量に含まれています．そのため，DACの後段には，この高調波成分を減衰させるための，ローパス・フィルタを設ける必要があります．

●FDNR型フィルタとは
　FDNR(Frequency Dependent Negative Resistor：周波数依存型負性抵抗)型フィルタは，アクティブ・フィルタの1つで，主に高性能なローパス・フィルタとして使用されます．FDNRという回路を使用することで，LCフィルタの優れた特性を，コイルを一切使わずに再現できるという特徴があります．
　一般的に，FDNR型フィルタを設計する場合は，まずベースとなるLCフィルタを設計し，そのLCフィルタをFDNR型フィルタに変換する，という手順で行います．以下では，カットオフ周波数20kHzの，6次のバタワース特性FDNR型ローパス・フィルタを設計する方法を紹介します．

●正規化されたバタワースLCローパス・フィルタの設計
　図3は，6次LCローパス・フィルタの基本回路で，図2(a)の回路と同じものです．この回路を元に，所望の特性となるよう，コイルやコンデンサの値を設定していきます．値を1つ1つ計算していくのは，かなり煩雑なので，今回は正規化された設計表を利用します．

図3　6次LCローパス・フィルタの基本回路
所望の特性となるよう，コイルやコンデンサの値を設定する．

　表1は，正規化されたバタワース・ローパス・フィルタの設計表⁽³⁾です．8次までのバタワース・ローパス・フィルタの素子値が記入されています．

表1　正規化バタワース・ローパス・フィルタ設計表⁽³⁾

次数	奇数	C₁	L₂	C₂	L₃	C₃	L₄	C₄
次数	偶数	L₁	C₁	L₂	C₂	L₃	C₃	L₄	C₄
2		1.414	1.414
3		1	2	1
4		0.7654	1.848	1.848	0.7654
5		0.618	1.618	2	1.618	0.618
6		0.5176	1.414	1.932	1.932	1.414	0.5176
7		0.445	1.247	1.802	2	1.802	1.247	0.445
8		0.3902	1.111	1.663	1.962	1.962	1.663	1.111	0.3902

　次数が奇数の場合は，L₁を使用しない表となっています．この表の数値は，終端抵抗(R₁，R₂)を1Ωとし，カットオフ周波数を1rad/sとしたときの素子の値です．なお，1rad/sは1/(2π)=0.159Hzです．
　図4は，図3の回路図に表1の6次の値を入力した，シミュレーション回路です．

図4　正規化された6次バタワースLCローパス・フィルタ

　図5は，図4のシミュレーション結果です．通過帯域のゲインは，終端抵抗の影響で-6dBとなっています．また，カットオフ周波数は0.159Hzとなっています．

図5　正規化された6次バタワースLCローパス・フィルタのシミュレーション結果
カットオフ周波数は0.159Hzで減衰特性は-120dB/decとなっている．

　さらに減衰特性は-120dB/decと1次フィルタの6倍となっており，6次のフィルタとして動作していることが分かります．

●LCの値を変更しカットオフ周波数を20kHzにする
　次に図4の回路のカットオフ周波数(f_C)が20kHzになるようにLCの値を変更します．カットオフ周波数が所望の値となるよう変更することを周波数スケーリングと言います．同時に1Ωの抵抗は1kΩに変更します．このような変更はインピーダンス・スケーリングと言います．今回の場合インピーダンスを1Ωから1kΩとするため，スケーリング係数(K_Z)は1000ということになります．スケーリング後のコイルの値(L_SC)は，元の値をLとすると，式1で計算できます．

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(1)

　同様に，コンデンサの値(C_SC)は元の値をCとすると，式2で計算できます．

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(2)

　図6は，式1と式2を使用して，素子の値を計算し，図4の回路図の定数を書き換えたものです．

図6　カットオフ周波数20kHzの6次バタワースLCローパス・フィルタ
図4の回路定数を，インピーダンスおよび周波数スケーリングした回路．

　図7は，図6のシミュレーション結果です．カットオフ周波数は，設計値と同じ20kHzとなっており，減衰特性は-120dB/decとなっています．

図7　カットオフ周波数20kHzの6次バタワースLCローパス・フィルタのシミュレーション結果
カットオフ周波数は設計値と同じ20kHzになっている．

●FDNRを実現する回路
　FDNRはD素子とも呼ばれ，インピーダンスが，周波数の2乗に反比例した負の値となる素子です．FDNRは，GIC(General Impedance Converter：一般化インピーダンス変換器)を使用して作ることができます．
　図8は，GICの基本回路とFDNRです．FDNRは，GICのZ₁とZ₅をコンデンサに置き換え，Z₂，Z₃，Z₄を抵抗に置き換えたものです．

図8　GICの基本回路とFDNR

　図8(a)がGICの基本回路です．A点とGND間のインピーダンス(Z)は，式3で表すことができます．

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(3)

　そして，図8(b)がGICを使用したFDNRです．B点とGND間のインピーダンス(Z)は，式4で表すことができます．

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(4)

　ここで「R₁=R₂，C₁=C₂」とします．さらに「C₁²R₃=D」とすると，式4は式5のように簡略化できます．

・・・・・・・・・・・・・・・・・・・・・(5)

　式5に「s=jω」を代入すると，式6のように変形できます．式6より，この回路のインピーダンスは周波数の2乗に反比例し，負の値となることが分かります．

・・・・・・・・・・・・・・・・・・・・・・・・(6)

●LCフィルタをFDNR型フィルタに変換する
　図9は，図4の正規化LCフィルタと，それをFDNR型フィルタに変換したものです．横線4本の素子がFDNRです．

図9　ベースとなるLCフィルタと，それを変換したFDNR型フィルタ
横線4本の素子がFDNR

　FDNR型フィルタへの変換は，ブルトン変換(bruton's transformation)という手法を使用します．フィルタ回路のすべての素子のインピーダンスに，1/sを掛けても回路の応答は変わらない，という特性を利用したものです．抵抗のインピーダンス(R)に1/sを掛けると，式7のようにコンデンサと同じインピーダンス特性になります．

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(7)

　また，コイルのインピーダンス(sL)に1/sを掛けると，式8のように，周波数に依存しない，抵抗と同じインピーダンス特性になります．

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(8)

　さらに，コンデンサのインピーダンス(1/sC)に1/sを掛けると，式9のようにFDNRと同じインピーダンス特性となります．

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(9)

　そのため，LCフィルタの抵抗をコンデンサに置き換え，コイルは抵抗に置き換えます．そしてコンデンサをFDNRに置き換えることで，FDNR型フィルタとすることができます．

●GICを使用した正規化FDNR型フィルタを検証する
　図10は，図9の正規化FDNR型フィルタを，GICで構成した，シミュレーション用の回路です．

図10　GICで構成した正規化FDNR型フィルタのシミュレーション用回路

　GICを使用したFDNRの定数は，式5のように「C₁²R₃」となります．図10では「C₁=1」として，R₃に相当するR_3D1，R_3D2，R_3D3に，図9のFDNRの定数を設定します．
　図11は，図10のGICで構成した正規化FDNR型フィルタのシミュレーション結果です．

図11　図10のシミュレーション結果

　カットオフ周波数は0.159Hzで，図5の正規化LCフィルタと全く同じ特性となっています．

●GICを使用しカットオフ周波数20kHzのFDNR型フィルタを設計
　図12は，図10の回路をベースに，インピーダンス・スケーリングと周波数スケーリングを行った，カットオフ周波数20kHzのFDNR型フィルタです．

図12　GICを使用したカットオフ周波数20kHzのFDNR型フィルタ
図10の回路をベースに，インピーダンス・スケーリングと周波数スケーリングを実施．

　各素子の定数を求めるため，まず，インピーダンス・スケーリング係数(K_Z)を決めます．今回は，1Fのコンデンサが1nFとなるようスケーリングを行います．スケーリング前の容量値をC_nとし，スケーリング後の容量値をC_SCとすると，K_Zは式10のように7958と計算できます．

・・・・・・・・・・・・・・・・・・・(10)

　スケーリング後の抵抗値(R_SC)は，スケーリング前の抵抗値をR_nとすると，K_Zを使用して式11で計算することができます．

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(11)

　式11を使用して各抵抗の値を計算し，E24系列の抵抗値として回路図に記入したものが図12です．コンデンサの値はすべて1nFとします．なお，図12の回路は，図10の回路に対し，R₄とR₅が追加されています．R₄はOPアンプの動作点を設定するためのバイアス抵抗で，R₅は直流利得を-6dBとするための抵抗です．抵抗値は，両者とも1MΩとしています．

●GICを使用したカットオフ周波数20kHzのFDNR型フィルタを検証
　図13は図12のシミュレーション結果です．カットオフ周波数は20.5kHzとなっており，設計値とほぼ一致しています．