雑音が低く見える低雑音バイアス回路

■問題

【ノイズ】

平賀　公久　Kimihisa Hiraga

　図1は，R₅の雑音を入力換算し，V₁の位置から見ると雑音が低く見える，低雑音バイアス回路を使った，エミッタ接地アンプです．V₁が入力で，outが出力となります．図1の低雑音バイアス回路のR₅の雑音を入力換算すると，正しい関係式は(a)～(d)のどれでしょうか．ただし，R₅の雑音は(4kTR₅)^1/2になります．

図1　低雑音バイアス回路を使ったエミッタ接地アンプ
低雑音バイアス回路のR₅の雑音を入力換算すると，正しい関係式は(a)～(d)のどれでしょうか．

(a) 　　(b) 　　(c) 　　(d)

■ヒント

　図1は，低雑音バイアス回路の出力となるR₅から，エミッタ接地アンプの入力となるQ₁のベースへ直流電圧を加えて回路を動かします．低雑音バイアス回路は，R₁と並列にC₄のコンデンサがあります．C₄は100μFの容量なので，R₅の左側は交流的に電圧が変化しない交流接地として考えます．そしてC₁のコンデンサは，交流信号が導通している状態を考えてC₁をショートします．この2つの状態でR₅の雑音を入力換算した関係式を検討します．

■解答

(c)

　R₁と並列接続しているC₄は，容量が100μFのバイパス・コンデンサなので，R₁とR₂の雑音はC₄により減衰してR₅側に伝わりません．このためR₅の左側は交流接地とみなせます．そして，V₁の交流信号は，C₁を通過している状態を考えるので，C₁は導通とみなしてショートします．この条件のとき，R₅の右側のノードに発生する雑音は，R_SとR₅の並列抵抗の雑音になり，「(4kT(R_S||R₅))^1/2」です．
　この雑音を入力換算するときは，R_SとR₅の分圧回路のゲインで除算します．分圧回路のゲインは「G=R₅/(R_S+R₅)」なので，計算すると「(4kTR₅)^1/2×(R_S/R₅)」になり，(c)が正解になります．
　具体的には,「R_S=1kΩ」,「R₅=180kΩ」なので，R₅の雑音を入力換算すると，(4kTR₅)^1/2の雑音を1/180倍した低い雑音に見えます．入力からみたR₅の雑音が低く見えるので，エミッタ接地アンプの出力(out)にはR₅の雑音がほとんど影響しません．

■解説

●直流と交流信号を，エミッタ接地アンプへ伝える
　最初に低雑音バイアス回路の動作について解説します．図2は解説のため，図1から低雑音バイアス回路を抜き出したものになります．低雑音回路の主な働きは，図2のBIAS端子に繋がる後段のエミッタ接地アンプへ直流電圧を加えて回路が動くように直流動作点を決めます．

図2　低雑音バイアス回路の動作を解説する図

　V₁の交流信号は，信号源抵抗(R_S)を通り，C₁で交流信号のみを通過させてBIAS端子の直流に交流信号を重畳させます．この直流と交流信号を，エミッタ接地アンプの入力へ伝える動作が，低雑音バイアス回路の動作になります．

●回路定数の決め方
　図2のBIAS端子の直流電圧は，電源電圧(V₂)とR₁，R₂の分圧回路から作ります．具体的には「V₂=9V」，「R₁=2kΩ」，「R₂=10kΩ」のとき，分圧した直流電圧は1.5Vになります．
　分圧した直流電圧1.5VはC₄のバイパス・コンデンサで安定化されます．C₄の効果として，R₁とR₂で発生する雑音や，V₂の電源ラインに飛び込む外来雑音を減衰させ，交流的に安定(交流接地)になり，R₁とR₂の雑音はR₅側に伝わりません．
　交流接地とみなせるおおよその目安は，R₁の抵抗値とC₄のリアクタンスを比べたとき，式1のようにR₂の抵抗値より信号の最低周波数におけるC₄のリアクタンスが十分小さくなるようにします．

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(1)

　図1の回路定数のとき，信号の最低周波数を10Hzとすると，式1は「2kΩ＞＞159Ω」の関係になっています．
　V₂の電源電圧をR₁とR₂で分圧した1.5Vの直流電圧は，R₅を介してBIAS端子へ伝わります．図1の回路は，図2のBIAS端子にエミッタ接地アンプの入力となるQ₁のベースが繋がっています．図1の場合はベース電流が「I_B=280nA」です．図2ではQ₁のベース電流分をI₁の電流源で表しています．
　R₁とR₂の抵抗分圧による1.5Vと大きく変わらない直流電圧をBIAS端子の電圧にしたいので，R₅の電圧降下は50mVにしています．これより，R₅の抵抗値は「50mV/280nA=179kΩ」となり，選びやすい抵抗値として「R₅=180kΩ」になります．
　R₂に流れる750μAの電流は，R₅側にQ₁のベース電流分の280nAが分流します．しかし，分流する電流値が750μAに対して280nAなのでとても低く，V₂の電源電圧をR₁とR₂で分圧した1.5Vは僅かに変化するだけになります．

●R₅の入力換算雑音を導く
　ここでは，図3を用いて低雑音バイアス回路の全体の入力換算雑音からR₅の入力換算雑音を導いて答え合わせをします．
　図3(a)は，入力換算前でR_SとR₅の雑音をv_Bで表しています．図3(b)は，図3(a)のv_Bを入力換算したもので，v_inoiseの記号で表しています．

図3　低雑音バイアス回路の雑音を入力換算する回路

　図1のC₄側に繋がるR₅の一端は交流接地なので，図3(a)と図3(b)のR₅の一端はGNDとみなしています．図1のC₁のコンデンサは交流信号が導通している状態を考えるので，C₁をショートにし，図3(a)と図3(b)は，R_SとR₅の一端が繋がります．このように図3(a)と図3(b)のR_SとR₅は分圧回路になります．
　図3(a)のv_B²の雑音は，R_SとR₅の並列接続の雑音になるので，式2になります．

・・・・・・・・・・・・・・・・・・・・(2)

　図3(a)と図3(b)は，分圧回路なので，ゲインは式3になります．

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(3)

　式2のv_B²の雑音を式3のゲインの2乗(G²)で除算したものが入力換算雑音なので，式4になります．

・・・・・・・・・・・・・・・・・・・・・(4)

　式4より，入力換算雑音はR_Sの雑音(右辺第一項)とR₅の雑音を入力換算した雑音(右辺第二項)を加えた雑音になります．式4の右辺第二項のR₅に関する雑音の項を抜き出し，v_x²とすると式5になります．

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(5)

　式5の平方根をとると式6になります．ここまでの検討で，図3のR₅の雑音を入力換算すると，解答の(c)になります．

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(6)

　表1は，式4を用いて，式4のR_Sを「1kΩ」で固定し，R₅を「10kΩ，20kΩ，47kΩ，180kΩ」と変化させたときの各雑音を調べました．

表1　R₅を変化させたときの雑音

v_inoiseはR_Sの雑音が支配的になり，R₅の雑音は見えなくなる．

　低雑音バイアス回路の全体の入力換算雑音(v_inoise)は，式4中のR_Sの雑音とR₅の入力換算雑音で決まります．R₅が高くなるとR₅の入力換算雑音は低くなり，全体の入力換算雑音(v_inoise)は低くなります．表1の「R_S=1kΩ」,「R₅=180kΩ」のとき，R_Sの雑音とR₅の入力換算雑音を比べると，v_inoiseはR_Sの雑音が支配的になり，R₅の雑音は見えなくなります．

●低雑音バイアス回路の入力換算雑音の確認
　図4は，低雑音バイアス回路の入力換算雑音をシミュレーションする回路になります．Noise解析は「.noiseコマンド」で「.noise V(bias) V1 oct 30 1 1Meg」となり，周波数が2倍あたり30ポイントのスイープで雑音を調べます．R₅の抵抗値は「.stepコマンド」で「.step param Res list 10k 20k 47k 180k」と表1と同じように10kΩ，20kΩ，47kΩ，180kΩの4種類を調べます．

図4　低雑音バイアス回路の入力換算雑音をシミュレーションする回路
R₅は10kΩ，20kΩ，47kΩ，180kΩの4種類．

　図5は，図4のシミュレーション結果になります．1kHzでの入力換算雑音は，表1のv_inoiseと同じになります．

図5　図4のシミュレーション結果
1kHzのv_inoiseは表1と同じになる．

●低雑音バイアス回路を使ったエミッタ接地アンプの確認
　図6は，図1の低雑音バイアス回路を使ったエミッタ接地アンプをシミュレーションする回路になります．Noise解析のスイープの指定は図4と同じです．
　図6には，直流動作点を表示しています．「V₂=9V」，「R₁=2kΩ」，「R₂=10kΩ」のとき，分圧した直流電圧は1.5Vになります．そしてR₅の右からエミッタ接地アンプのQ₁のベースへ加える直流電圧は，1.5Vより50mV低い1.45Vになるのが確認できます．