CR型トーン・コントロール回路の周波数特性

■問題

【フィルタ回路】

小川　敦　Atsushi Ogawa

　図1は，オーディオ・アンプで音質を調整するために使用するトーン・コントロール回路です．VR₁とVR₂の2つの可変抵抗器で，周波数特性をコントロールすることができます．VR₁とVR₂は，50kΩでA15カーブの可変抵抗器です．
　この回路で，図2のような周波数特性にするには，VR₁とVR₂の摺動子の位置を(a)～(d)のどれに設定すればよいでしょうか．なお可変抵抗器の摺動子が，回路図上で1番下側にあるときを0とし，1番上側にあるときを1とします．

図1　オーディオ・アンプ用トーン・コントロール回路
2つの可変抵抗器で，周波数特性をコントロールできる．

図2　トーン・コントロール回路の周波数特性
この周波数特性となる，VR₁とVR₂の摺動子の位置は？

(a) VR₁の摺動子の位置=0，VR₂の摺動子の位置=0
(b) VR₁の摺動子の位置=0，VR₂の摺動子の位置=1
(c) VR₁の摺動子の位置=1，VR₂の摺動子の位置=0
(d) VR₁の摺動子の位置=1，VR₂の摺動子の位置=1

■ヒント

　まず，図1の回路で，摺動子の位置を上端または下端にしたとき，どのような等価回路になるか考えます．次に，その等価回路の定数から，どのような周波数特性になるかを考えます．それを踏まえて，図2の周波数特性になるのはどのような場合かを考えれば，答えは分かります．

■解答

(b) VR₁の摺動子の位置=0，VR₂の摺動子の位置=1

　VR₁の摺動子の位置を下端にした場合，C₂がショートされた等価回路になります．その等価回路では，直流ゲインは，(R₁+VR₁)とR₂の分圧になり-30dB程度になります．そして，C₁の効果で周波数上昇とともに，減衰量が減少する特性になります．
　VR₂の摺動子の位置を上端にした場合，R₄＜＜(VR₂+R₅)となとなるため，高域周波数の減衰量は小さくなります．この2つの周波数特性を合成した全体の周波数特性は，図2のように低域がカットされ，高域がブーストされたような特性になります．

■解説

●CR型トーン・コントロール回路
　オーディオ・アンプのトーン・コントロール回路は，低域や高域を増強したり，減衰させたりして，好みの音質に調整するものです．トーン・コントロール回路には，次のNF型とCR型があります．
・NF型：オペアンプの負帰還ループの周波数特性を変化させるもの
・CR型：信号経路の周波数特性を直接コントロールするもの

　ここでは，CR型のトーン・コントロール回路について解説します．CR型トーン・コントロール回路は，増幅回路を持たないため，減衰量をコントロールすることで，高域や低域の，見かけ上のブースト効果を得ています．
　可変抵抗器の摺動子の位置をセンターにしたとき，CR型のトーン・コントロール回路の周波数特性は，フラットとなり，そのときの減衰量が，最大ブースト量になります．

　前述の，可変抵抗器の特性(カーブ)としては，主に次の3種類があります．
・Aカーブ：ここではAカーブの中のA15カーブを使用，A15は摺動子がセンターで全抵抗の15％
　の特性，他にA5，A10，A20などがある
・Bカーブ：Bカーブは線形なので特性は1つ
・Cカーブ：CカーブはAカーブと逆の特性．あまり一般的ではない

　CR型のトーン・コントロール回路に，可変抵抗器のA15カーブのものを使用した場合は，摺動子の位置をセンターにしたときの減衰量は16.5dBとなります．仮に，可変抵抗器にBカーブのものを使用した場合，摺動子の位置をセンターにしたときの減衰量は6dBです．
　Aカーブの可変抵抗器を使用すると，最大ブースト量を大きくできるため，CR型トーン・コントロール回路では，Aカーブの可変抵抗器が使用されます．

　なお，NF型トーン・コントロール回路に関しては，LTspice電子回路マラソン 026：低域が増強されるトーン・コントロール回路はどっち？を参照してください．
　また，可変抵抗器のカーブに関しては，LTspiceで学ぶオーディオ回路入門 017：ボリューム・コントロールに使用される可変抵抗器の特性を参照してください．

●低域コントロール用回路

　図1のCR型トーン・コントロール回路は，低域コントロール用回路と，高域コントロール用回路の2つに分けることができます．図1の左側の回路が低域コントロール用の回路で，VR₁で特性をコントロールします．

▼VR₁の摺動子がセンターのとき
　図3は，可変抵抗器(VR₁)の摺動子の位置をセンターにしたときの，低域コントロール等価回路です．可変抵抗器(VR₁)はVR_1aとVR_1bの2本の抵抗に置き換えています．A15カーブの可変抵抗器で摺動子の位置をセンターにした場合，下側の抵抗値は全体の抵抗の15%になります．そのため，VR₁の全体の抵抗値をRとした場合，図3の係数Aは0.15となります．

図3　VR₁の摺動子がセンターにしたときの低域コントロール等価回路
変抵抗器(VR₁)はVR_1aとVR_1bの2本の抵抗に置き換えている．

　トーン・コントロール回路の動作としては，可変抵抗器の摺動子をセンターにしたときは，フラットな周波数特性となっていることが望まれます．そこで，図3の回路の周波数特性がフラットになる条件を検討します．まず，R₁，C₁，VR_1aの合成インピーダンスをZ_aとすると，Z_aは式1で表されます．

・・・・・・・・・・・・・・・・・・・・・・・・・(1)

　そして，R₂，C₂，VR_1bの合成インピーダンスをZ_bとすると，Z_bは式2で表されます．

・・・・・・・・・・・・・・・・・・・・・・・・・・・(2)

　図3の回路の周波数特性がフラットになるためには，すべての周波数でZ_aとZ_bの比が一定となっている必要があります．ここで，R₂とR₁の比をA:(1-A)とし，R₂=R_X*A，R₁=R_X*(1-A)とします．また，C₁とC₂の比をA:(1-A)とし，C₁=C_X*A，C₂=C_X*(1-A)とすると，Z_aとZ_bの比は式3のように表されます．

・・・・・・・・・・・・・・・(3)

　式3から，Z_aとZ_bの比がA/(1-A)となり，周波数によらず一定となることが分かります．IN端子からOUT端子までのゲインG_Cは式4のようにA倍になります．

・・・・・・・・・・・・・・・・・・・・・・・・・(4)

▼VR₁の摺動子が上端のとき
　図4は，VR₁の摺動子の位置を上端にしたときの，低域コントロールの等価回路です．図3のC₁はショートされるため，省略しています．

図4　VR₁の摺動子が上端にしたときの低域コントロール等価回路
図3のC₁はショートされるため，省略している．

　摺動子を上端にすることで，直流領域のゲインは大きくなり，C₂の影響で中域が減衰する特性になります．そのため，中域を基準に考えると，低域がブーストされた特性になります．この回路の伝達関数f(s)は，式5で表されます．

・・・・・・・・・・・・・・・・・・・・(5)

　直流領域のゲイン(G_DC)は(R+R₂)/(R+R₁+R₂)となります．低域のブースト量(G_LB)はG_DCと摺動子がセンターの場合のゲイン(G_C)との比になるため，式6で表されます．

・・・・・・・・・(6)

　式6をR_Xについて解くと，式7になります．

・・・・・・・・・・・・・・・・(7)

　ここで，G_LBを5倍(14dB)に設定する場合，R_Xは式7のように12.5kΩとすればよいことが分かります．R_Xを12.5kΩとしてR₁，R₂を求めると，R₁=12.5k*(1-A)=10.6k，R₂=12.5k*A=1.9kとなります．R24シリーズの抵抗の中から，R₁=11kΩ，R₂=2kΩを選択します．低域が上昇を始める周波数fLBは，式5の分子の時定数から，式8のように計算できます．

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(8)

　fLBを400Hzに設定する場合，C₂は式9のように0.2μFとします．C₁はC₁=C₂*A/(1-A)=0.036μFとします．

・・・・・・・・・・・・・・・(9)

▼VR₁の摺動子が下端のとき
　図5は，VR₁の摺動子の位置を下端にしたときの低域コントロール等価回路です．図3のC₂はショートされるため，省略しています．

図5　VR₁の摺動子が下端にしたときの低域コントロール等価回路
図3のC₂はショートされるため，省略しています．

　摺動子を下端にすることで，直流領域のゲインは小さくなります．C₁により中域のゲインが上昇し，摺動子がセンターの場合のゲインに近づきます．中域を基準に考えると，低域が減衰した特性になります．この回路の伝達関数は式10で表されます．

・・・・・・・・・・・・・・・・・・・・(10)

　直流領域のゲイン(G_DC)はR₂/(R+R₁+R₂)となります．低域のカット量(G_LC)はG_DCと摺動子がセンターの場合のゲイン(G_C)との比になるため，式11で表されます．

・・・・・・・・・・(11)

　R_X=12.5k，R=50kを代入すると，0.2(-14dB)になります．低域が減衰を始める周波数fLCは分母の時定数から，式12のように計算できます．

・・・・・・・・・・(12)

●高域コントロール用回路

　図1の右側の回路が高域コントロール用の回路で，VR₂で特性をコントロールします．

▼VR₂の摺動子がセンターのとき
　図6は，可変抵抗器(VR₁)の摺動子の位置をセンターにしたときの，高域コントロール等価回路です．図1のC₁，C₂は高域でインピーダンスが低くなり，ショートとみなせるものとして，VR₁とともに省略しています．R₃はR₁，R₂が高域コントロール特性に与える影響を軽減する働きをします．

図6　VR₂の摺動子がセンターにしたときの高域コントロール等価回路
図1のC₁，C₂は高域でショートとみなせるものとして，VR₁とともに省略している．

　この回路で周波数特性がフラットになるためには，R₄，C₃，VR_2aのインピーダンスZ_aと，R₅，C₄，VR_2bのインピーダンスZ_bの比が一定になる必要があります．ここで，R₄とR₅の比をA:(1-A)とし，R₄=R_Y*A，R₅=R_Y*(1-A)とします．また，C₃とC₄の比をA:(1-A)とし，C₃=C_Y*A，C₄=C_Y*(1-A)とすると，Z_aとZ_bの比は式13のように表されます．

・・・・・・・・・・・・・・・・・・・(13)

　式13から，Z_aとZ_bの比がA/(1-A)となり，周波数によらず一定となることが分かります．

▼VR₂の摺動子が上端のとき
　図7は，VR₂の摺動子の位置を上端にしたときの，高域コントロールの等価回路です．R₄＜＜(VR₂+R₅)となるように抵抗値を設定することで，高域での減衰量が小さくなり，見かけ上高域がブーストされた特性になります．

図7　VR₂の摺動子が上端にしたときの高域コントロール等価回路
R₄＜＜(VR₂+R₅)とすると，高域での減衰量が小さくなり，見かけ上高域がブーストされる．

　高域のブースト量(GHB)はC₃，C₄をショートした等価回路で，Out端子までのゲインを計算することで求めることができます．ただし，R₁～R₃を含めると，計算が煩雑になるので，R₁～R₃を無視した場合について式14で計算してみます．

・・・・・・・・・・・・・・・・・・・・・・(14)

　式14をR_Yについて解くと，式15になり，GHBを5倍(14dB)に設定する場合，R_Y=12.5kとなります．そして，R₄=12.5k*(1-A)=10.6k，R₅=12.5k*A=1.9kとなりますが，R₁～R₃を含めたシミュレーション結果を踏まえて，R₄=5.1kΩ，R₅=910Ωとします．

・・・・・・・・・・・・・・・・・・・・・・・・・(15)

　次に，C₃，C₄の値を決めます．図6の回路の正確な伝達関数を計算するのは，非常に煩雑なため，C₃とC₄の比をA:(1-A)とした定数で，シミュレーションにより周波数特性を確認し，C₃=820pF，C₄=4.7nFと決定しました．

▼VR₂の摺動子が下端のとき
　図8は，VR₂の摺動子の位置を下端にしたときの，高域コントロールの等価回路です．R₄(VR₂+R₅)となっているため，高域での減衰量が大きくなり，高域カット特性となります．

図8　VR₂の摺動子が下端にしたときの，高域コントロールの等価回路
R₅＜＜(VR₂+R₄)となっているため，高域での減衰量が大きくなり，高域カット特性となる．

●CR型トーン・コントロール回路を確認する
　図9は，CR型トーン・コントロール回路をシミュレーションするための回路です．VR₁とVR₂はそれぞれ2本の抵抗に置き換え，k1，k2という変数が摺動子の位置を表すように，「.param」コマンドで定数を設定しています．k1がVR₁の摺動子の位置を表し， k2がVR₂の摺動子の位置を表します．そして，「.step」コマンドを使用して．k1，k2を0から1まで，0.1ステップで変化させたときの周波数特性をシミュレーションします．

図9　CR型トーン・コントロール回路をシミュレーションするための回路
摺動子の位置を表すk1，k2を0から1まで，0.1ステップで変化させる．

　図10は，図9のシミュレーション結果です．k1，k2を変化させることで，低域と高域の周波数特性をコントロールできていることが分かります．図2の周波数特性のグラフは，図9の回路で，k1=0，k2=1としてシミュレーションしたものです．

図10　図9の周波数特性のシミュレーション結果
k1，k2を変化させることで，低域と高域の周波数特性をコントロールできている．

■データ・ファイル

解説に使用しました，LTspiceの回路をダウンロードできます．
LTspice9_021.zip

●データ・ファイル内容
CR_tonectrl.asc：図2をシミュレーションするための回路
CR_tonectrl.plt：図2のグラフを描画するためのPlot settinngsファイル
CR_tonectrl_step.asc：図9の回路
CR_tonectrl_step.plt：図10のグラフを描画するためのPlot settinngsファイル