オーディオ周波数帯を増幅するNチャネルJFETのアンプ

■問題

【半導体/デバイス】

平賀　公久　Kimihisa Hiraga

　図1は，J₁のNチャネル・ジャンクション電界効果トランジスタ（Junction Field Effect Transistor：JFET）を使ったオーディオ周波数帯を増幅するアンプです．NチャネルJFETの特性は，ゲート・ソース間短絡時ドレイン電流（I_DSS）が520μAで，ゲート・ソース間カットオフ電圧[V_GS(OFF)]が-2.5Vです．
　図1で，最大の電流変化を得るため，直流動作点の目標値を，J₁のドレイン電流をI_DSSの半分に設定し，さらに，outの中点電圧を約6Vに設定します．この目標値に近くなるR₁とR₂の抵抗の組み合わせは(a)～(d)のどれでしょうか．

図1　NチャネルJFETに自己バイアスをしたアンプ
ドレイン電流がI_DSS/2，outの中点電圧が6Vに近くなるR₁とR₂の抵抗は？

(a) R₁=4.7kΩ，R₂=15kΩ
(b) R₁=4.7kΩ，R₂=20kΩ
(c) R₁=2.7kΩ，R₂=15kΩ
(d) R₁=2.7kΩ，R₂=20kΩ

■ヒント

　J₁のNチャネルJFETは，R₁とソース電流による電圧降下が自己バイアス電圧になり，ゲート・ソース間電圧が決まります．outの中点電圧はドレイン電流とR₂の電圧降下から計算できます．

■解答

(c) R₁=2.7kΩ，R₂=15kΩ

　NチャネルJFETのドレイン電流(I_D)を「I_D=I_DSS/2」にするゲート・ソース電圧(V_GS)は「V_GS=V_GS(OFF)/3.4」の関係になります．この関係より「V_GS=-2.5V/3.4=-0.735V」になります．このV_GSはR₁とソース電流の電圧降下で決まります．ソース電流(IS)はドレイン電流(I_D)と等しいので「IS=I_DSS/2=260μA」になります．オームの法則を使ってR₁を求めると「R₁=0.735V/260μA=2.8kΩ」になります．これよりR₁は2.8kΩに近い選びやすい抵抗として「R₁=2.7kΩ」になります．
　次にOUTの中点電圧は，V₂の電圧からドレイン電流(I_D)とR₂の電圧降下を減じたものです．OUTの中点電圧を6Vとすると，R₂の電圧降下は4Vですので，オームの法則より「R₂=4V/260μA=15.4kΩ」になります．これよりR₂は15.4kΩに近い選びやすい抵抗として「R₁=15kΩ」になります．この検討より，(c) R₁=2.7kΩ，R₂=15kΩになります．

■解説

●JFETの特徴について
　電界効果トランジスタ(Filed Effect Transistor：FET)は，バイポーラ・トランジスタと同じくらい古くからあるデバイスになります．FETとバイポーラ・トランジスタを比較すると次の違いがあります．

・FETはゲート電流が流れない
・バイポーラ・トランジスタはベース電流が流れる

　この違いにより，FETはバイポーラ・トランジスタより入力抵抗が高くなる特徴があります．例えば，オーディオのマイクやアンプにFETを用いると，入力抵抗が高いので信号が減衰せずにうまく伝わります．FETには，次の2種類があります．

・金属酸化膜半導体電界効果トランジスタ(Metal-Oxide-Semiconductor Field Effect Transistor：MOSFET)
・ジャンクション（接合型）電界効果トランジスタ(Junction Field Effect Transistor：JFET)

　今回は，FETの中でデバイスの構造がシンプルであるJFETについて解説します．JFETの特徴は次となります．

・ゲート・ソース間の電圧(V_GS)でドレイン電流(I_D)を制御する
・ゲート・ソース間のPN接合を逆バイアスした状態で使用する
・逆バイアスして使うので，ゲート電流はゼロに近くなり，高い入力抵抗となる
・高い入力抵抗は，入力側と出力側を分離できる
・ゲート・ソース電圧を負電圧にして，I_DSSの最大電流から0Aの電流変化を制御できる
・高い電流により発熱しても,ドレイン・ソース間の電流は負の温度特性なので熱暴走しない

●NチャネルJFETの動作と記号について
　図2(a)は，NチャネルJFETのゲート・ソース電圧が「V_GS=0V」のときの動作を解説する図です．また，図2(b)は，NチャネルJFETのゲート・ソース電圧が「V_GS＜0V」のときの動作を解説する図となります．図2(c)は，NチャネルJFETの記号になります．

図2　NチャネルJFETの構造と動作を解説する図

　NチャネルJFETは，n型の基板にp型のゲートがあります．図2(a)の「V_GS=0V」のとき，NチャネルJFETの空乏層が広がらないので，チャネルが広くなり，ドレイン電流は最大になります．この状態から，図2(b)のように「V_GS＜0V」になるとPN接合の空乏層が広がり，チャネルが狭くなり，ドレイン電流は低くなります．このようにゲート・ソース電圧によりドレイン電流は，最大のI_DSSからゼロまで変化をするデバイスになります．
　図2(c)は，記号内にある三角形はPN接合の向きを表しています．PチャネルJFETの記号は三角形の向きが逆になります．

●JFETの特性
　図3(a)は，ゲート・ソース電圧(V_GS)を変化させたときのドレイン電流(I_D)の変化をプロットした図です．図3(b)は，ドレイン・ソース電圧(VDS)を変化させたときのドレイン電流(I_D)の変化をプロットした図になります．

図3　理想JFETの特性

　図3(a)の「V_GS=0V」のとき，ドレイン電流(I_D)は最大になり，このときのドレイン電流をI_DSSと呼びます．図3(a)のV_GSを負側にスイープし，「I_D=0A」になるゲート・ソース電圧をV_GS(OFF)と呼びます．次に図3(b)はVDSを正側にスイープしたプロットになります．図3(b)の「V_GS=0V」のとき，I_DSSの電流で一定になるVDSをピンチオフ電圧(VP)と呼びます．ピンチオフ電圧はV_GS(OFF)の絶対値と等しくなります．

●最大の電流変化を得るI_DSS/2にするV_GS
　JFETをアンプとして使うときのI_Dの直流バイアス電流ですが，図3(a)のI_DはI_DSS～0までの範囲になるので，その中間のI_DSS/2に設定すると，I_DSS/2を境に高い方と低い方で最大の電流変化を得られます．ここではI_DSS/2にするV_GSについて調べます．図3(a)のV_GS-I_Dの関係は式1になります．

・・・・・・・・・・・・・・・・・・・・・・・・・・・(1)

　I_DをI_DSS/2に設定し，このときのV_GSをV_GS(OFF)と変数xで表すと式2になります．

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(2)

　式2よりxを求めると「x=3.414」になります．キリの良い数値として「x=3.4」とします．この解析より，式1のI_DをI_DSS/2に設定し,V_GSをV_GS(OFF)と変数xで表すと式3の関係になります．

・・・・・・・・・・・・・・・・・・・・・・・(3)

　これで，I_DをI_DSS/2にするV_GSは式4になります．式4へ図1の「V_GS(OFF)=-2.5V」を入れると，「V_GS=-0.735V」になります．

・・・・・・・・・・・・・・・・・・・・・・(4)

　次にJ₁のトランスコンダクタンス(g_m)は，式1をV_GSで微分したものなので式5になります．

・・・・・・・・・・・・(5)

　トランスコンダクタンスは，アンプのゲインを計算するときに使います．

●直流解析
　図4は，図1のJ₁のV_GS-I_D特性を直流解析で調べる回路です．図4は，V₁を-3V～0V間を10mVステップでスイープし，J₁のドレイン電流をプロットします．

図4　V_GS-I_D特性をシミュレーションする回路

　図5は，図4のシミュレーション結果です．図5上段はV_GS-I_Dのプロット，図5下段は図5上段のドレイン電流に対応したトランスコンダクタンスになります．図5上段より，式4で求めた「V_GS=-0.735V」のとき，ドレイン電流はI_DSSの半分になる約262μAになるのがわかります．そして図5下段より，そのときのトランスコンダクタンスは式5とほぼ同じの293μA/Vになるのが確認できます．

図5　図4のシミュレーション結果
上段はV_GS-I_D特性のプロット，下段はトランスコンダクタンス．
V_GS=-0.735VのときI_DはI_DSS/2=262μAになる．
V_GS=-0.735Vのときg_mは293μA/Vになる．

●抵抗値とゲインの机上計算
　図6は，図1のR₁とR₂を机上計算で求め，その後直流動作点をop解析，ゲイン周波数特性をac解析し，2つの解析を同時にシミュレーションする回路です．まず先に，式4で求めたV_GSとI_DSS/2を用いてR₁を求めます．J₁のゲートはR3でGNDに接続しています．ゲート電流はゼロに近い電流なので，ゲート電圧はほぼGNDと考えることができます．このときJ₁のドレインからソースにかけて電流が流れてR₁に電圧降下が生まれ，ソース電圧はGNDより高くなり，「V_GS＜0V」になります．具体的にはR₁の電圧降下を0.735Vにすると式4の「V_GS=-0.735V」になります．
　R₁を机上計算します．J₁のソース電流(IS)は，ドレイン電流(I_D)と等しいので「IS=I_DSS/2=260μA」になります．このときのV_GSは式4で求めたV_GSの絶対値「|V_GS|=0.735V」を使うと，R₁はオームの法則より式6になります．これよりR₁は2.8kΩに近い選びやすい抵抗として「R₁=2.7kΩ」になります．このようにJ₁のソース電流とR₁の電圧降下を用いたバイアス電圧の加え方を自己バイアスと呼びます．

・・・・・・・・・・・・・・・・・・・・・・・・・(6)

　次に，OUTの中点電圧は，V₂の電圧からドレイン電流(I_D)とR₂の電圧降下を減じたものです．OUTの中点電圧を6Vとすると，R₂の電圧降下は4Vですので，オームの法則より「R₂=4V/260μA=15.4kΩ」になります．これよりR₂は15.4kΩに近い選びやすい抵抗として「R₂=15kΩ」になります．

・・・・・・・・・・・・・・・・・・・・・・・・(7)

　図6のゲート,ドレイン，ソースの各電圧は，op解析で分かります．図6ではop解析の結果を青字で示しました．ゲート電圧は7μVなのでほぼGNDです．ソース電圧は「R₁=2.7kΩ」の選びやすい抵抗にしたので0.69Vとなり,「V_GS=-0.69V」になります．outの中点電圧は「R₂=15kΩ」にしたので，「Vout=6.2V」になります．このR₁とR₂が回答の(c)になります．

図6　図1の直流動作点とゲイン周波数特性を調べる回路

　次に回路のゲインを検討します．J₁のソースとGND間にあるC1の効果により，ソースは交流的にGNDと考えることができます．これより式5の「g_m=294μA/V」と「R₂=15kΩ」より式8になります．

・・・・・・・・・・・・・・・・・・(8)

　マイナスの符号は位相が反転することを表しています．

●ゲインをシミュレーションで調べる
　図7は，図6のac解析の結果をプロットしました．ac解析は「.ac oct 30 1 10meg」の指定で，1Hz～10MHz間を周波数が2倍あたり30ポイントでスイープした結果になります．

図7　図6のシミュレーション結果
ゲインは11.8dB（3.9倍），位相は反転する．

　図7の実線がゲイン，点線が位相になります．V₁とNチャネルJFETのアンプの間はC2で結合しているので，約100Hz以上の周波数でゲインが落ち着きます．図7よりゲインは式8に近い11.8dB(3.9倍)，位相は180°違うのでoutはV₁の入力の位相から反転します．

●outの波形をシミュレーションで調べる
　図8は，図1のR₁とR₂の値を「R₁=2.7kΩ，R₂=15kΩ」とし，tran解析でoutの波形を調べる回路になります．V₁は振幅が100mV，周波数が1kHzの正弦波を入力しています．tran解析は「.tran 2m」の指定で0ms～2ms間の解析になります．

図8　図1のoutの波形をtran解析で調べる回路

　図9は，図8のシミュレーション結果でoutの信号をプロットしました．outの信号は約6.2Vが中点電圧で振幅が383mVになり，位相が反転した正弦波になります．図7で調べたゲインは3.9倍ですので，ac解析の結果とほぼ一致した振幅になります．

図9　図8のシミュレーション結果
outの中点電圧は6.2V，振幅は383mVになるのが分かる．

■データ・ファイル

解説に使用しました，LTspiceの回路をダウンロードできます．
LTspice9_014.zip

●データ・ファイル内容
JFET Transfer_Characteristics.asc：図4の回路
JFET Transfer_Characteristics.asc：図4のプロットを指定するファイル
JFET Self-Bias AC.asc：図6の回路
JFET Self-Bias AC.plt：図6のプロットを指定するファイル
JFET Self-Bias Tran.asc：図8の回路
JFET Self-Bias Tran.plt：図8のプロットを指定するファイル