CMOSで作るシュミット・トリガ回路

今まで配信した，全ての問題がご覧いただけます！

■問題

ディジタル回路

小川　敦　Atsushi Ogawa

　図1は，ある機能を持ったCMOS論理素子の，簡略化した内部回路図です．V_DDには，5Vの電圧が加えられます．この論理素子の機能の説明として，最も適切なのは，(a)～(d)のどれでしょうか．

図1　CMOS論理素子の内部回路この論理素子の機能は？

(a) しきい値電圧がV_DD/2のバッファ
(b) しきい値電圧がV_DD/2のインバータ
(c) しきい値電圧がヒステリシスを持ったバッファ
(d) しきい値電圧がヒステリシスを持ったインバータ

■ヒント

　図1の回路の機能を考える場合，IN端子の電圧によって，OUT端子の電圧がどのように変わるかを考えます．このとき，A点の電圧と，B点の電圧が，OUT端子の電圧によってどのように変化するかということを，合わせて考える必要があります．

■解答

(d) しきい値電圧がヒステリシスを持ったインバータ

　図1の回路は，IN端子の電圧がLowレベル("L"レベル)の0Vのとき，M₂とM₃がONするため，OUT端子はHighレベル("H"レベル)のV_DDになります．IN端子の電圧が"H"レベル(V_DD)のとき，M₁とM₄がONするため，OUT端子は"L"レベル(GND)になります．入力と出力の論理が反転するため，この回路はインバータとして動作します．
　また，M₅とM₆は，ソース・フォロア回路として働き，OUT端子が"H"レベルのとき，B点の電圧を持ち上げます．また，OUT端子が"L"レベルのとき，A点の電圧を引き下げます．その結果，M₁とM₂がON/OFFするしきい値電圧が変化することになり，しきい値電圧にヒステリシス(履歴効果)が発生します．そのため，正解は(d)ということになります．

■解説

●CMOSインバータ回路の動作
　図1のCMOSシュミット・トリガ回路の動作を解説する前に，基本的なCMOSインバータ回路の動作を考えてみます．図2(a)が最も基本的なCMOSインバータ回路です．
　IN端子の電圧が"H"レベルのとき，Nチャネル型MOS(NMOS)のM₁がONし，Pチャネル型MOS(PMOS)のM₂がOFFするため，OUT端子は"L"レベルになります．また，IN端子が"L"レベルのとき，M₂がONし，M₁がOFFするため，OUT端子は"H"レベルになります．このように，出力はIN端子の論理を反転したものになるため，インバータとして動作します．
　入力電圧が「V_DD/2」近辺のとき，M₁とM₂ともにONします．通常，このようなCMOSインバータ回路では，M₁とM₂に同じ大きさのゲート・ソース電圧を印加したとき，それぞれのON抵抗が等しくなるように，特性を設定します．すると，入力電圧が「V_DD/2」になったとき，出力電圧が「V_DD/2」となり，インバータとしてのしきい値電圧が「V_DD/2」になります．実際のロジックICでは，図2(b)のように，図2(a)の回路を3段従属接続し，入力電圧の変化に対して，出力電圧がメリハリ良く変化するようにしています．

図2　基本的なCMOSインバータ回路
(a)が基本形で，実際のロジックICでは(b)のような回路となっている．

●CMOSインバータ回路をシミュレーションする
　図3は，CMOSインバータ回路の入出力特性をシミュレーションする回路です．インバータは，図2(b)の回路となっています．「.modelコマンド」を使用して，MOSトランジスタのスレッショルド電圧が1Vとなるように，モデル・パラメータを設定しています．IN端子の電圧は，PWLを使用し，0Vから5Vまで変化させ，その後再び0Vになるようにしています．また，V_DDには5Vの電圧が加わっています．

図3　CMOSインバータをシミュレーションする回路

　図4は，図3のシミュレーション結果です．入力電圧がV_DDの半分の2.5Vになったときに，出力が反転していることが分かります．

図4　CMOSインバータのシミュレーション結果
入力電圧が2.5Vになったときに，出力が反転している．

●ノイズが混入した信号を入力したときの，CMOSインバータ回路の動作
　図5は，図3のインバータ回路に，ノイズが混入した信号を入力したときの，CMOSインバータ回路の動作をシミュレーションする回路です．どのような動作となるか確認してみます．図3の入力信号に，10kHzでピーク電圧0.2Vの正弦波信号を加えています．

図5　ノイズが混入したときのCMOSインバータをシミュレーションする回路

　図6は，図5のシミュレーション結果です．出力が反転するときに，何度も"H"レベルと"L"レベルを繰り返しています．このような信号を，カウンタに入力すると，意図したカウント数にならない等の不具合が発生してしまいます．このような現象を防止するには，しきい値電圧にヒステリシスを設ける必要があります．

図6　ノイズが混入したときのCMOSインバータのシミュレーション結果
出力が反転するときに，何度も"H"レベルと"L"レベルを繰り返している．

●CMOSシュミット・トリガ回路の動作をシミュレーションで確認する
　図7は，図1のCMOSシュミット・トリガ回路をシミュレーションする回路です．IN端子の電圧は，0Vから5Vまで変化し，その後再び0Vになるよう設定しています．

図7　CMOSシュミット・トリガ回路の動作をシミュレーションする回路

　図8が，図7のシミュレーション結果です．シミュレーション結果を見ながら，図1の回路動作を解析します．

図8　図7のシミュレーション結果
しきい値電圧にヒステリシス特性がある．

▼IN端子の電圧が"L"レベルから大きくなっていくときの動作
　IN端子が0Vのとき，M₂とM₃がONし，M₁とM₄はOFFになるため，OUT端子は5Vとなります．M₁とM₄がOFFとなっているため，B点のインピーダンスは，非常に高くなっています．このとき，M₆のゲートが5Vとなっていることから，B点の電圧は5VからM₆のゲート・ソース電圧だけ低い，4Vとなっています．
　IN端子の電圧が上昇していき，M₄のスレッショルド電圧を越えると，M₄がONします．M₆がなければ，M₄がONすることで，B点の電圧は0Vとなります．ところが，M₆がソース・フォロア回路として動作するため，B点の電圧は，「OUT端子の電圧(5V)-M₆のゲート・ソース電圧」に引き上げられます．
　IN端子の電圧がさらに上昇し，M₄のドレイン電流が増加すると，M₆のゲート・ソース電圧が大きくなるため，B点の電圧は徐々に低下していきます．そして，IN端子の電圧が，「B点の電圧にM₁のスレッショルド電圧を加えた値」を越えるとM₁がONします．するとM₁とM₄が両方ともONすることになり，OUT端子の電圧が低下し，その結果B点の電圧も低下することで，M₁のオン抵抗がさらに小さくなる，というループが発生し，OUT端子は急速にGNDレベルとなります．このように，M₆でB点の電圧を引き上げることで，OUT端子が"H"レベルから"L"レベルになるしきい値電圧は，「V_DD/2」よりも大きくなります．

▼IN端子の電圧が"H"レベルから小さくなっていくときの動作
　IN端子の電圧が"H"レベルのとき，M₁とM₄がONし，M₂とM₃がOFFするため，OUT端子は0Vとなります．IN端子の電圧が下がっていき，M₃のゲート・ソース電圧がスレッショルド電圧を越えると，M₃がONします．M₅がなければ，M₃がONすることで，A点の電圧はV_DDとなります．ところが，M₅がソース・フォロア回路として動作するため，A点の電圧は「OUT端子の電圧(0V)＋M₅のゲート・ソース電圧」に引き下げられます．
　IN端子の電圧がさらに下がり，M₃のドレイン電流が増加すると，M₅のゲート・ソース電圧が大きくなるため，A点の電圧は徐々に上昇していきます．そして，IN端子の電圧が「A点の電圧からM₂のスレッショルド電圧を引いた値」よりも下がるとM₂がONします．すると，M₂とM₃が両方ともONすることになり，OUT端子の電圧が上昇し，その結果A点の電圧も上昇することで，M₂のオン抵抗がさらに小さくなる，というループが発生し，OUT端子は急速にV_DDレベルとなります．このように，M₅でA点の電圧を引き下げることで，OUT端子が"L"レベルから"H"レベルになるしきい値電圧は，「V_DD/2」よりも小さくなります．

●ノイズが混入した信号を入力したときの，CMOSシュミット・トリガ回路の動作
　図9は，ノイズが混入した信号を入力したときの，CMOSシュミット・トリガ回路の動作をシミュレーションする回路です．図5と同様に，0Vから5Vまで変化する信号に，10kHzでピーク電圧0.2Vの正弦波信号を加えています．

図9　ノイズが混入したときの，CMOSシュミット・トリガ回路をシミュレーションする回路

　図10は，図9のシミュレーション結果です．出力が切り替わる”しきい値電圧”にヒステリシスがあるため，一度出力が反転すると，多少入力電圧が変動しても再反転することはなく，きれいな出力信号が得られています．

図10　ノイズが混入したときの，CMOSシュミット・トリガ回路のシミュレーション結果
ノイズによる出力のバタつきはない．

　以上，CMOSシュミット・トリガ回路の動作について解説しました．このCMOSシュミット・トリガ回路は，LTspiceで始める実用電子回路入門 019で解説した「インバータで作るシュミット・トリガ回路」とは異なり，入力インピーダンスが高いため，出力抵抗の大きな信号源でも問題なく使用することができます．

■データ・ファイル

解説に使用しました，LTspiceの回路をダウンロードできます．
LTspice8_021.zip

●データ・ファイル内容
CMOS_INV.asc：図3の回路
CMOS_INV_N_VA.asc：図5の回路
CMOS_Schmitt_trigger.asc：図7の回路
CMOS_Schmitt_trigger_N.asc：図9の回路