インバータで作るシュミット・トリガ回路

■問題

ディジタル回路

小川　敦　Atsushi Ogawa

　図1は，2つのCMOSインバータと2本の抵抗を使用したシュミット・トリガ回路です．IN端子に電圧を印加すると，その電圧値によってOUT端子がHighレベル（"H"レベル）とLowレベル（"L"レベル）に切り替わります．
　シュミット・トリガ回路は，"H"レベルと"L"レベルに切り替わるしきい値電圧が，ヒステリシス（履歴効果）特性をもっています．そのしきい値電圧の組み合わせ（表1）として正しいのは，（a）～（d）のどれでしょうか．ただし，CMOSインバータの電源電圧は5Vとします．

図1　2つのCMOSインバータと2本の抵抗を使用したシュミット・トリガ回路
この回路のしきい値電圧は？

表1　しきい値電圧の組み合わせ

	"H"レベルとなるしきい値電圧	"L"レベルとなるしきい値電圧
（a）	2.5V	2.0V
（b）	3.0V	2.5V
（c）	3.0V	2.0V
（d）	3.3V	1.7V

（a）の組み合わせ　（b）の組み合わせ　（c）の組み合わせ　（d）の組み合わせ

■ヒント

　CMOSインバータ単体のしきい値電圧は，電源電圧の1/2になります．IN端子に加えられる電圧が変化したときに，CMOSインバータの入力端子の電圧がどのように変化するかを考えれば，答えが分かります．

■解答

（d）の組み合わせ

　図1の回路のしきい値電圧は，電源電圧とR₁，R₂の値から計算することができます．"H"レベルとなるしきい値電圧（V_INH）は「V_INH=5*（R₁+R₂）/（2*R₂）=5*（33k+100k）/200k≒3.3V」となり，"L"レベルとなるしきい値電圧（V_INL）は「V_INL=5*（R₂-R₁）/（2*R₂）=5*（100k-33k）/200k≒1.7V」となります．したがって正解は，（d）の組み合わせということになります．

■解説

●インバータ回路の動作
　インバータは，入力の論理を反転するものです．入力が"L"レベルのとき，出力は"H"レベルになり，逆に，入力が"H"レベルのとき，出力が"L"レベルになります．
　図2は，LTspiceに内蔵されているインバータ素子（INV）をシミュレーションする回路です．Valueの欄に「Vhigh=5」と記入すると，"H"レベルのときの出力電圧が5Vとなり，CMOSインバータを電源電圧5Vで使用したときと等価な動作になります．ここでは，IN端子の電圧を0Vから5Vまで変化させ，ふたたび0Vに変化させます．

図2　LTspiceのインバータ素子（INV）を確認する回路

　図3は，図2のインバータ素子（INV）のシミュレーション結果です．入力電圧が2.5Vになったときに，出力が反転していることが分かります．OUT2は，OUT1の出力結果を反転したものになっています．

図3　インバータ素子（INV）のシミュレーション結果
入力電圧が2.5Vになったときに，出力が反転している．

●ノイズが混入した信号を入力した場合のインバータ回路の動作
　図2の回路で，ゆっくりと変化する信号にノイズが混入したとき，どのような動作となるか，シミュレーションで確認してみます．図4は，ノイズが混入した場合の信号を入力したときの，インバータの動作をシミュレーションする回路です．図2の入力信号に，10kHzでピーク電圧0.2Vの正弦波信号（V₂）を加えています．

図4　ノイズが混入したときのインバータの動作をシミュレーションする回路

　図5は，図4のシミュレーション結果です．出力が反転するときに，何度も"H"レベルと"L"レベルを繰り返しています．このような信号を，カウンタに入力すると，意図したカウント数にならないなどの不具合が発生してしまいます．

図5　ノイズが混入したときのインバータのシミュレーション結果
出力が反転するときに，何度も"H"レベルと"L"レベルを繰り返している．

●インバータ回路と抵抗を組み合わせたシュミット・トリガ回路
　図5のような現象を防ぐため，しきい値電圧にヒステリシスを持たせた，シュミット・トリガ回路というものがあります．図1が2つのインバータと2本の抵抗を使用したシュミット・トリガ回路です．2つのインバータは，1つのバッファに置き換えても同じ動作になります．
　図6は，インバータ回路と抵抗を組み合わせたシュミット・トリガ回路をシミュレーションする回路図です．この回路図を使用して，しきい値電圧がいくつになるか計算してみます．ここでは汎用的に使用できる式とするため，ロジック回路の出力振幅をV_ddとして計算します．

図6　インバータと抵抗を組み合わせたシュミット・トリガ回路

　IN端子の電圧をV_INとし，OUT端子の電圧をV_OUTとすると，A点の電圧（V_A）は式1で計算することができます．

・・・・・・・・・・・・・・・・・・・・・（1）

　最初に，IN端子の電圧が0Vから大きくなっていく場合を考えます．IN端子の電圧が0Vの場合，A点の電圧も0Vになり，B点はV_ddでOUTは0Vになります．A点の電圧が「V_dd/2」以下の場合，OUT端子は0Vを維持します．式1で「V_OUT=0」とすると，式2になります．

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・（2）

　IN端子の電圧が上昇して，A点の電圧が「V_dd/2」となるIN端子の電圧（V_INH）を，式2を使用して求めると式3になり，V_ddが5Vの場合，3.33Vになります．

・・・・・・・・・・・・・・・・（3）

　IN端子の電圧が3.33Vを少しでも越えると，OUT端子が0VからV_ddに切り替わります．すると，A点の電圧が急激に上昇し，式4のように3.74になります．

・・・・（4）

　この状態になると．IN端子の電圧が多少小さくなってもOUT端子は変化しません．
　次にIN端子の電圧が小さくなっていった場合を考えます．A点の電圧がV_dd/2以上なので，OUT端子の電圧はV_ddとなっています．このとき，IN端子の電圧とA点の電圧の関係は式5で表されます．

・・・・・・・・・・・・・・・・・・・・・・・（5）

　IN端子の電圧が下降していきA点の電圧がV_dd/2となるIN端子の電圧（V_INL）を，式5を使用して求めると式6になります．

・・・・・・・・・・・・・・・（6）

　今度は，IN端子の電圧が1.68Vより少しでも小さくなると，OUT端子は0Vになります．するとA点の電圧が急激に低下し，式7のように0.85Vになります．

・・・・（7）

　この状態になると，IN端子の電圧がふたたび3.33Vを越えるまで，OUT端子の状態は変化しません．つまり，図6の回路の"H"レベルとなるしきい値電圧が約3.3Vで，"L"レベルとなるしきい値電圧が約1.7Vになります．

●計算結果とシミュレーション結果の確認
　図7は，図6のシミュレーション結果です．"H"レベルとなるしきい値電圧が3.3Vで，"L"レベルとなるしきい値電圧が1.7Vとなっており，式3，式6で計算した値と一致しています．

図7　CMOSインバータと抵抗によるシュミット・トリガ回路のシミュレーション結果
しきい値電圧は式3，式6で計算した値と一致している．

●ノイズが混入した場合のシュミット・トリガ回路の動作を確認する
　図8は，図6にノイズが混入した場合のシュミット・トリガ回路の動作をシミュレーションする回路です．図4と同様に，入力信号に，10kHzでピーク電圧0.2Vの正弦波信号（V₃）を加えています．

図8　ノイズが混入した場合のシュミット・トリガ回路の動作をシミュレーションする回路．

　図9は，ノイズが混入した場合のシュミット・トリガ回路のシミュレーション結果です．図5とは異なり，出力に不要なパルスがありません．これは，しきい値にヒステリシスがあるため，小さなノイズがあっても出力が反転してしまうことがないためです．

図9　ノイズが混入した場合のシュミット・トリガ回路のシミュレーション結果
出力に不要なパルスがない．

　以上，CMOSインバータと2本の抵抗を使用したシュミット・トリガ回路を紹介しました．この回路は，抵抗で帰還をかけているため，入力として，出力抵抗の大きな信号源を接続すると，所望の特性が得られないことに注意が必要です．
　また，オペアンプを使用したシュミット・トリガ回路については，「ヒステリシス・コンパレータのしきい値を2Vと3Vにする抵抗値は？」，「ヒステリシス・コンパレータのしきい値」を参照してください．

■データ・ファイル

解説に使用しました，LTspiceの回路をダウンロードできます．
LTspice8_019.zip

●データ・ファイル内容
INV_DCIN.asc：図2の回路
INV_DCIN.plt：図3のグラフを描画するPlot settinngsファイル
INV_DC_N_IN.asc：図4の回路
INV_DC_N_IN.plt：図5のグラフを描画するPlot settinngsファイル
INV_R_Schmitt_DC.asc：図6の回路
INV_R_Schmitt_DC.plt：図7のグラフを描画するPlot settinngsファイル
INV_R_Schmitt_DC_N.asc：図8の回路
INV_R_Schmitt_DC_N.plt：図9のグラフを描画するPlot settinngsファイル