CQ出版社 オンライン・サポート・サイト CQ connect

　図1は，NchMOSトランジスタを使用したドレイン接地増幅回路です．電源(V_DD)電圧は，5Vでソースに100μAの定電流源が接続され．さらに，コンデンサ(C₁)を介して1kΩの負荷抵抗(R_L)が接続されています．使用しているMOSトランジスタのゲート長(L)は，1μmでゲート幅(W)が26μmとなっています．また，ゲート・バイアス電圧(V_B)は3Vです．このドレイン接地増幅回路のゲートに1kHzの微小信号を加えたとき，Out端子までのゲインは，次の(A)～(D)のどれでしょうか．

　負荷抵抗の接続されたドレイン接地増幅回路のゲインを求めるためには，出力インピーダンスがいくつになっているかを考える必要があります．ドレイン接地増幅回路の出力インピーダンスは，MOSトランジスタのドレイン電流から計算することができます．ドレイン電流とソース電流は等しいため，ドレイン電流の値は，定電流源I₁の値と同じです．

　図1のドレイン接地増幅回路で，負荷抵抗が接続されていない場合，ソース端子の電圧はゲート端子の電圧に応じて変化するため，ゲインは0dBとなります．負荷抵抗が接続された場合は，ドレイン接地増幅回路の出力抵抗と，負荷抵抗で入力信号を分圧したものが出力となります．図1の定数の場合，出力抵抗は1kΩとなります．負荷抵抗の値が1kΩなので，分圧比は0.5となりゲインは-6dBになります．つまり，正解は(D)になります．

●負荷抵抗を接続しないドレイン接地増幅回路のゲイン
　図2は，図1の負荷抵抗(R_L)が接続されていないドレイン接地増幅回路です．最初にこの回路のゲインについて考えます．

　バイアス電圧(V_B)が3Vなので，IN端子の直流電圧も3Vになります．そして，Out端子の直流電圧は，IN端子の電圧から，MOSトランジスタ(M₁)のゲート・ソース電圧(V_GS)だけ低くなります．MOSトランジスタのゲート・ソース電圧(V_GS)とドレイン電流(I_D)の関係は式1になります．

・・・・・・・・・・・・・・・・・・・・・・・・・(1)

　この式を変形して，ゲート・ソース電圧(V_GS)を求めると，式2になります．

・・・・・・・・・・・・・・・・・・・・・・・・・・・(2)

　図2では，ソースに100μAの定電流源が接続されています．ソース電流とドレイン電流が等しいため，I_Dは100μAになります．式2に問題にあるMOSトランジスタの特性を代入すると，式3のように，約0.7Vになります．

・・・・・・・・(3)

　出力端子電圧(V_OUT)は式4のように，2.3Vになります．

・・・・・・・・・・・・・・・・・・・・・・・(4)

　IN端子に信号を加えて電圧が変化しても，M₁のソース電流が変化しないため，V_GSは常に一定の値です．したがって，出力端子の直流電圧は異なりますが，IN端子に加えた信号がそのままの大きさで出力されます．つまり，ゲインは0dBということになります．
　図3は，図2の回路のシミュレーション結果です．ゲインが0dBとなっていることが分かります．なお，図3のトランジスタ・モデルは，V_THが0.5V，キャリア移動度(μ)が450cm2/(V*s)，単位面積あたりのゲート容量(C_OX)が430n F/cm2となるよう，パラメータを設定しています．

●負荷抵抗を接続したドレイン接地増幅回路のゲイン
　次に図2の回路に負荷抵抗が接続された，図1の回路のゲインについて考えます．負荷抵抗を接続すると，負荷抵抗に電流が流れるため，図2の回路とは異なり，M₁のソース電流が変化します．ソース電流が変化するとドレイン電流も変化し，式2から分かるようにV_GSが変化します．その結果IN端子に加えた信号とOUT端子に現れる信号の大きさは異なったものとなります．
　負荷抵抗を接続したときのOUT端子までのゲインを計算するためには，ドレイン接地増幅回路の出力抵抗を知る必要があります．ドレイン電流がΔI_Dだけ微小変化したときのゲート・ソース電圧の微小変化をΔV_GSとすると，出力抵抗(R_O)は「R_O=ΔV_GS/ΔI_D」で求めることができます．つまり，ドレイン電流とゲート・ソース電圧の関係を表した式2をドレイン電流で微分すれば，式5のように出力抵抗が求まります．

・・・・・・・・・・・・・・・・・・・・・・・・(5)

　式5に今回の問題の定数を代入すると，出力抵抗(R_O)は式6のように約1kΩとなることが分かります．

・・・・・・・・・(6)

　Out端子に出力される信号(V_OUT)は，入力信号(V_IN)が，ドレイン接地増幅回路の出力抵抗(R_O)と負荷抵抗(R_L)によって分圧されるため，式7のようになります．

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(7)

　ゲイン(G)は式8のように0.5(-6dB)となります．

・・・・・・・・・・・・(8)

●負荷抵抗を接続したドレイン接地増幅回路をLTspiceで確認する
　図4が負荷抵抗を接続したドレイン接地増幅回路のゲインをシミュレーションするための回路です．図2の回路にC₁とR_Lを追加したものです．

　図5が図4のシミュレーション結果です．式8で計算したように，1kHzのゲインは-6dBとなっていることが分かります．

●ドレイン接地増幅回路の出力抵抗を小さくする
　ドレイン接地増幅回路は，直流レベルシフトやバッファとして使用されます．バッファとして使用する場合，出力抵抗が大きいために信号が減衰してしまうのは望ましくありません．そこで，ドレイン接地増幅回路の出力抵抗を小さくする方法を考えます．
　式5から出力抵抗を小さくするためには，ドレイン電流(I_D)を大きくするか，ゲート幅(W)を大きくします．そこで，Wを図1の回路の10倍にします．これで出力抵抗は約1/3.2になります．さらにI_Dも10倍にすると出力抵抗はさらに約1/3.2になるため，両者の効果を合わせると，出力抵抗を1/10にすることができます．I_Dを10倍にするためにはソースに接続されている電流源I₁の値を10倍にします．WとI_Dを変更して出力抵抗を小さくしたときのゲインは，式9のように0.91(-0.8dB)になります．

・・・・・・・・・・・・・・・・・・・・・・・(9)

　また，式2から分かるように，WとI_Dを同時に10倍にすることで，ゲート・ソース電圧(V_GS)は図1と同じ値になります．図6がWとI_Dを10倍にしたシミュレーション用の回路です．

　図7が出力抵抗を小さくしたドレイン接地増幅回路の，ゲインのシミュレーション結果です．ゲインは計算結果と同じ，-0.8dBになっています．

　以上，MOSトランジスタを使用したドレイン接地増幅回路(ソース・フォロア）について解説しました．一般的に集積回路の中のNchMOSトランジスタのバック・ゲートは，図1の回路のようにGNDに接続されています．このような接続の場合，ソースの電位が変動すると，バック・ゲート効果により，閾値電圧(V_TH)の大きさが変化し，波形ひずみが発生します．PchMOSトランジスタのようにバック・ゲートを任意の場所に接続できる場合は，バック・ゲートをソース端子に接続することでV_THの変動を防ぎ，波形ひずみを小さくすることができます．

解説に使用しました，LTspiceの回路をダウンロードできます．
LTspice4_012.zip

●データ・ファイル内容
CD_amp.asc：図2の回路
CD_amp_RL.asc：図4の回路
CD_amp_W_ID_RL.asc：図6の回路

■LTspice関連リンク先