キルヒホッフ法則で抵抗値を求める

■問題
アナログ回路の基礎 ― 初級

平賀　公久　Kimihisa Hiraga

　図1の破線内は，50Ωで整合をとったT型アッテネータ(減衰器)です．IN端子からOUT端子の直列に接続した2つの抵抗(R₁)は同じ抵抗値です．また，ノードAからGND間に抵抗(R₂)がT字に接続されています．この回路において，IN端子から右側をみたインピーダンスが50Ωで，V_OUT/V_INの減衰が-10dBとなる抵抗値の組み合わせは，(a)～(d)のどれでしょうか.

図1　50Ωで整合をとったT型アッテネータを入れた回路

(a)R₁=8.55Ω，R₂=141.93Ω
(b)R₁=11.31Ω，R₂=104.83Ω
(c)R₁=16.61Ω，R₂=66.93Ω
(d)R₁=25.97Ω，R₂=35.14Ω

■ヒント

　今回は，キルヒホッフ法則の電流則（第一法則）と電圧則（第二法則）で，T型アッテネータの抵抗値を計算します．図1の回路は50Ωで整合をとるため，IN端子から右側の抵抗ネットワークのインピーダンスは，R₃と同じ抵抗値の50Ωでなければなりません．IN端子の電圧は「IN端子から流れ込む電流×50Ω」で，OUT端子の電圧は「OUT端子から流れ出る電流×50Ω」なので，アッテネータのV_OUT/V_INの減衰は，この2つの電流比によって決まります.

■解答

(d)R₁=25.97Ω，R₂=35.14Ω

　アッテネータの減衰を1/Kとすれば，Kは式1で求められます．

・・・・・・・・・・・・・・・・・・・・・・・・・・(1)

　IN端子から右側をみたインピーダンスは，式2となります．

・・・・・・・・・・・・・・・・・・・・・(2)

　式1と式2を使って，(a)～(d)についてアッテネータの減衰とIN端子からみたインピーダンスは，次のようになり，答えは(d)となります.

(a)R₁= 8.55Ω，R₂=141.93Ω，R₃=50Ω:	20log₁₀(K^-1)=-2.99dB，ZIN=50.00Ω
(b)R₁=11.31Ω，R₂=104.83Ω，R₃=50Ω:	20log₁₀(K^-1)=-3.99dB，ZIN=49.99Ω
(c)R₁=16.61Ω，R₂=66.93Ω，R₃=50Ω:	20log₁₀(K^-1)=-5.99dB，ZIN=49.99Ω
(d)R₁=25.97Ω，R₂=35.14Ω，R₃=50Ω:	20log₁₀(K^-1)=-9.99dB，ZIN=49.99Ω

■解説

●キルヒホッフの法則について
　回路を解析するときに重要なのは，回路内の電圧と電流の値とその方向です．これらを規定するのがキルヒホッフの法則でオームの法則と同様によく使われます.　図2はキルヒホッフの法則の説明図です．

図2　キルヒホッフの法則の説明図

　図2において，回路のノード(節点)を1回だけ通り，元に戻るループを閉路(または閉ループ，クローズループ)といい，この閉路に，電圧源や電流源，抵抗，コンデンサ，インダクタなどがあります．図2の1つの閉路を例にとると，ノードの記号で「A→B→D→A」という閉路に電圧源(V_S)と抵抗(R₁，R₃)があります．回路では，いくつかの閉路について，以下の2つのキルヒホッフの法則が成り立ちます.

キルヒホッフの電流則（第一法則）
　回路内のある1つのノードに流れ込む電流の総和はゼロである

キルヒホッフの電圧則（第二法則）
　回路内の閉路において枝電圧の総和はゼロである

　キルヒホッフの電流則を図2で解説すると，Bのノードに流れ込む，または，流れ出す電流値とその方向の規定です．BのノードにはI₁が流れ込み，I₂とI₃が流れ出します．よって，式3の関係が導かれます.

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(3)

　次にキルヒホッフの電圧則ですが，図2中の「A→B→D→A」の閉路は式4になります．

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(4)

　また「B→C→D→B」の閉路は式5となります．

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(5)

　以上のように，回路内の電圧と電流，また，その方向より回路方程式をたてて，回路の解析を行います．なお，これ以降，キルヒホッフの電流則を「KCL」，キルヒホッフの電圧則を「KVL」と記述します.

●KCLとKVLを使い抵抗値を求める
　ここでは，図3の50Ωで整合をとったT型アッテネータについて，KCL，KVLを使って回路の方程式を立て，R₁とR₂の抵抗値を導きます．50Ωで整合をとるため，V₁とV₂のノードから左右のインピーダンスを見たとき，R₃と同じ抵抗値の50Ωでなければなりません．V₁とV₂の電圧は，オームの法則より「V₁=I₁R₃」，「V₂=I₂R₃」となります．R₃の抵抗値が同じですから，アッテネータの減衰(V_OUT/V_IN)は，I_OUT/I_INの電流比で決まることになります.

図3　T型アッテネータの解説図
V₁，V₂のノードから左右のインピーダンスをみると，R₃(＝50Ω)となるようにR₁とR₂を選ぶ．

　BノードのKCLより，式6が導けます.

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(6)

　また，式6を使い「B→C→D→B」の閉路のKVLより，式7の電圧の関係があります.

・・・・・・・・・・・・・・・・・・・・・・・・・(7)

　式7を整理してI₁とI₂の電流比を求めると，式8となります．これが式1の出所です.

・・・・・・・・・・・・・・・・・・・・・・・・・・・(8)

　次にV₁から右側を見たインピーダンスの計算をします．このインピーダンスは50Ω(=R₃)と同じにすることから，式9となります.

・・・・・・・・・・・・・・・・・・・・・(9)

　式9を整理すると，式10となり，R₁とR₃の関係になります.

・・・・・・・・・・・・・・・・・・・・・・・・・・・・(10)

　R₂を求めるため，式8へ式10を代入すると，式11となります.

・・・・・・・・・・・・・・・・・・・・・・(11)

　式11を整理すると，式12となり，R₂とR₃の関係求められました.

・・・・・・・・・・・・・・・・・・・・・・・・・・・(12)

　式10と式12を使いR₃が50Ωのとき，アッテネータの減衰毎にR₁とR₂を求めたのが表1となります．問題の(a)，(b)，(c)は，-3dB，-4dB，-6dBのときのR₁とR₂の抵抗値となります.

表1　50Ωで整合したときの各減衰量に対するR₁，R₂の抵抗値(式10，式12を使用)

●T型アッテネータをLTspiceで確かめる
　図4は，図1の回路で(a)～(d)の条件についてシミュレーションする回路です．

図4　T型アッテネータのシミュレーション回路図
(a)～(d)の抵抗値についてV_OUT/V_INの減衰とIN端子から右側のインピーダンスを調べる.

　この4つの回路ごとにV_OUT/V_INの減衰をプロットした結果が図5です．図5より，(a)～(d)は，表1の「ATT」の列にある減衰と同じ結果で，目標とした設計値とシミュレーション値は一致しています．

図5　(a)～(d)の抵抗値についてV_OUT/V_INの減衰をプロット
表1の減衰と同じ結果となる．

　また，IN端子から右側のインピーダンスをプロットしたものが図6となります．IN端子から右側をみたインピーダンスも，4つの回路全てにおいて，目標とした50Ωとなっていることがわかります.　このようにT型アッテネータの抵抗(R₁，R₂)を適切に調整することにより，アッテネータの減衰をコントロールできます．