CQ出版社 オンライン・サポート・サイト CQ connect

　図1は，端子Aから端子Bへ向かって一定の電流を流すフローティング定電流源です．R_L1(2kΩ)とR_L2(1kΩ)は異なる値の負荷抵抗で，R_L1は15Vの直流電源(V₁)へ，R_L2はGNDへ接続しています．また，このフローティング定電流源は，NチャネルJFET(J₁，J₂)，抵抗(R₁)，コンデンサ(C₁)で構成した定電流源の電流(49.2μA)を増幅しています．増幅は，OPアンプ(U₁)と抵抗(R₂，R₃)とNチャネルJFET(J₃)で行います．
　このフローティング定電流源において，R_L1(2kΩ)とR_L2(1kΩ)に流れる電流は，(a)～(d)のどれでしょうか．計算を簡単にするため，OPアンプ(U₁)のオープン・ループ・ゲインは無限大とします．また，抵抗の温度係数は100ppm/℃を使います．

　今回は，フローティング定電流源について解説します．フローティング定電流源は，2つの端子（図1の端子Aと端子B）を持ち，端子Aから端子Bへ向かって一定の電流を流します．したがって，二つの負荷抵抗（R_L1=2kΩ，R_L2=1kΩ）のように，抵抗値が違っても同じ電流が流れる回路です．
　図1には，NチャネルJFET(J₁，J₂)と抵抗(R₁)，コンデンサ(C₁)を使い，基準となる温度補償をした定電流源があり，R₂へ49.2μAを流します．そして，抵抗(R₂)の電圧降下をOPアンプ(U₁)の非反転端子へ入力しています．OPアンプ(U₁)とNチャネルJFET(J₃)は負帰還回路を構成しており，OPアンプ(U₁)の非反転端子と反転端子はバーチャル・ショートにより同じ電圧となります．よって，R₂とR₃の両端の電圧は同じになり，R₂とR₃に流れる電流の総和が負荷抵抗(R_L2)に流れます．また，R₂とR₃に流れる電流は，端子Aから分流した電流であることから，R_L1(2kΩ)とR_L2(1kΩ)の電流は等しくなります.

　NチャネルJFET(J₁，J₂)，抵抗(R₁)，コンデンサ(C₁)で構成した定電流源の49.2μAの電流は，OPアンプ(U₁)の入力バイアス電流が±10pAと小さいため，R₂へ流れます．R₂の10kΩで生まれる電圧は，OPアンプの非反転端子へ印加されます．U₁とJ₃は負帰還回路であり，R₃の両端の電圧は，バーチャル・ショートによりR₂と同じになります．R₂とR₃の比をN（N=R₂/R₃）とすると，R₃にはR₂に流れる電流のN倍（図1ではN=10）が流れます．R_L2に流れる電流（I_L2）は，R₂に流れる電流とR₃に流れる電流の総和になるので，式1の計算より541μAとなります．

・・・・・・・・・・・・・・・・・・・・・・・・・(1)

●OPアンプと抵抗を使ったソース型定電流源について
　図2は，図1の回路からJ₃とR_L1を除いた回路です．図2は，負荷抵抗(R_L2)に向かって電流を吐き出すソース型の定電流源として働きます．
　NチャネルJFET(J₁，J₂)と抵抗(R₁)，コンデンサ(C₁)を使った定電流源は，「LTspice電源＆アナログ回路入門 011 JFETを使った定電流源の出力電流と温度補償」で解説した回路です．図2は，抵抗(R₁)が15.8kΩ，温度が27℃のとき，出力電流が49.2μAとなり，-40℃から120℃間の電流変化が約48μA～50μA内に入るよう設計しています．

　OPアンプ(U₁)の出力電流は，抵抗(R₂)に流れる電流を，R₂/R₃の抵抗比で増幅し，負荷抵抗(R_L2)へ流します．具体的には，OPアンプ(U₁)の入力バイアス電流が小さい（±10pAの性能）ことから，NチャネルJFET(J₁，J₂)と抵抗(R₁)，コンデンサ(C₁)を使った定電流源の電流はR₂に流れます．R₂の電圧降下はOPアンプ(U₁)のボルテージ・ホロワ回路の入力となり，ゲインが1倍で出力され，R₃に印加されます．よって，R₂とR₃の両端の電圧は等しくなります．抵抗(R₂)と抵抗(R₃)の比をN（N=R₂/R₃）とすると，R₃に流れる電流は，R₂に流れる電流のN倍となります．負荷抵抗(R_L2)に流れる電流(I_L2)は，抵抗(R₂)に流れる電流が加わり，式1と同じ「I_L2=(N+1)I_R2=541μA」になります．このようにR₂/R₃の抵抗比により，定電流源の出力電流を調整できます．
　図2の回路は，OPアンプを使うことから以下の制限があります．OPアンプ(U₁)の非反転端子の電圧は，同相入力電圧と最大出力電圧の範囲内でないと正常に動作しません．次に抵抗(R_L2)に流れる出力電流は，OPアンプの出力電流に関係するので，OPアンプの最大出力電流以上の電流が得られません．また，オフセット電圧，入力バイアス電流，同相信号除去比は，出力オフセット電圧に誤差を発生させ，定電流源の出力電流誤差になりますので注意が必要です．

●ソース型定電流源をLTspiceで確認する
　図2は，負荷抵抗(R_L2)に流れる電流とその抵抗で生まれる電圧降下をVref端子から取り出し，基準電圧として使う例です．負荷抵抗(R_L2)は1.87kΩですので，27℃でのVref端子の電圧は「1.87kΩ×541μA=1.01V」となります．温度に対するVref端子電圧の変化を確かめるため，R_L2の1次温度係数は+50ppm/℃とし，LTspiceの回路図では抵抗値の横にTC₁=0.00005として与えました．同様に，R₁，R₂，R₃の1次温度係数は+100ppm/℃とし，TC1を0.0001としています．直流解析は回路温度を-40℃～120℃を1℃ステップでスイープし，定電流源の電圧V₁を5V，10V，15Vと変更したときのシミュレーションを行います．
　図3が図2のシミュレーション結果です．グラフはVref端子の電圧，式1の抵抗(R₂)に流れる電流を11倍した計算値，負荷抵抗(R_L2)に流れる3つの電流をプロットしました．
　抵抗(R₂)に流れる電流を11倍した計算値と，負荷抵抗(R_L2)に流れる電流は重なっており，温度変化やV₁の電圧変化があっても，抵抗比で調整したR_L2に流れる電流値は変わりません．また，27℃での負荷抵抗(R_L2)に流れる電流は541μAであり，式1と同値です．次に，Vref端子の電圧は，温度変化やV₁の電圧変化があっても0.995V～1.013V内であり，温度や電源変動に対し変動が少ない結果となることが分かります．

●ソース型にトランジスタを追加してフローティング定電流源にする
　図1は，図2へNチャネルJFET(J₃)と負荷抵抗(R_L1)を追加した回路です．この回路変更により，負荷抵抗(R_L2)に流れる電流は，V₁からNチャネルJFET(J₃)と抵抗(R₃)を通る新たな電流経路から流れ，OPアンプ(U₁)の出力電流には関係しません．また，OPアンプ(U₁)の入力抵抗は大きいため，新たな電流経路から分離された状態になり，フローティング定電流源を構成することができます．
　NチャネルJFET(J₃)の代わりに，MOS FETやダーリントン接続したNPNトランジスタでも代替できます．R_L1，R_L2に流れる電流は，追加するトランジスタの性能によるので，大きな電流を扱えるトランジスタを選べば，定電流源の出力電流をR₂/R₃の比で，大電流にすることができます．また，OPアンプ(U₁)による制限は，図2と同じで，非反転端子の電圧は，同相入力電圧と最大出力電圧の範囲内であることが必要です．

●フローティング定電流源をLTspiceで確認する
　図4は，図1をシミュレーションする回路です．直流解析で回路温度を-40℃～120℃を1℃ステップでスイープし，抵抗(R₂)に流れる電流を11倍した計算値と，異なる2つの負荷抵抗(R_L1=2kΩ，R_L2=1kΩ) に流れる電流をプロットします．

　図5は，図4のシミュレーション結果で，3つのプロットは重なっています．これより，図4の出力電流は式1であることが分かります．また，異なる2つの負荷抵抗(R_L1，R_L2)に流れる電流は同じであり，負荷抵抗が異なっても同じ電流であることから，フローティング定電流源として機能していることが分かります．

解説に使用しました，LTspiceの回路をダウンロードできます．
LTspice3_015.zip

●データ・ファイル内容
Current_Source．asc：図2の回路
Floating_Current_Source．asc：図4の回路

■LTspice関連リンク先