CQ出版社 オンライン・サポート・サイト CQ connect

　図1の(A)～(D)は，ブートストラップを使用したスイッチング電源の回路図です．出力MOSFETのM₁とM₂はともに4V駆動タイプのNchパワーMOSFETです．バッファーとして使用しているM₃～M₇のCMOSは10V以上の耐圧があるものとします．
　スイッチング用の信号源は，VCKで，周波数100kHz，デューティ比50%の矩形波信号です．負荷として10Ωの抵抗が接続されています．電源電圧は5Vなので，正しく動作した場合，出力電圧は約2.5Vになります．そこで，(A)～(D)の中で出力電圧が約2.5Vになるのはどれでしょうか．

　一般的にNchパワーMOSFETのほうが，同じ性能（オン抵抗）のPchパワーMOSFETより低価格で入手できます．そのため，スイッチング電源の出力MOSFETをすべてNchパワーMOSFETで構成する場合があります．ただし，スイッチング電源の出力MOSFETの上側（ハイサイド）に，NchパワーMOSFETを使用する場合，ゲート電圧が電源電圧よりも高くなるようにする必要があります．図1の(A)～(D)は，スイッチング出力信号を利用してM₂のゲート電圧を高くする目的で，C₂またはL2がスイッチング出力に接続されています．しかし，(A)～(D)の中で，正しく動作するのは一つだけです．M₄ソースの電圧を，電源電圧よりも高くできるのはどれかを考えれば答えが分かります．

　図1の(B)は，ダイオードの向きが左向きなため，M₄ソースに電圧が供給されません．(C)は，M₄のソースが電源に接続されているため，電源電圧よりも高くなることはできません．(D)は，電源電圧がD1およびL2を経由して直接出力に加わってしまいます．一方，(A)は，M₁がONしたときにC₂が充電され，M₂がONしたとき，M₄のソース電圧を引き上げます．するとM₂のゲート電圧も電源電圧よりも高くなり，M₂のソース電圧は，ほぼ電源電圧と同じになります．そのためスイッチング出力信号は5Vの振幅でデューティ比が50%となるので，Out端子の電圧は約2.5Vになります．つまり正解は(A)ということになります．

●降圧型スイッチング電源の動作
　まず最初に，降圧型スイッチング電源の動作を簡単に解説します．図2が降圧型スイッチング電源の原理図です．SW1とSW2が交互にONすることで，SW_Outの電圧は電源電圧と同じ振幅の矩形波になります．この信号をL₁とC₁のフィルタで平滑したものがOut端子の電圧になります．

　SW_Outの信号周期をTとし，SW2がONしている時間をT_SW2とします．さらにデューティ比(D)を式1のように定義します．

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(1)

　このとき，電源電圧をV_DDとするとOut端子の電圧(V_Out)は式2で表すことができます．

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(2)

●デフォルトCMOSインバータの能力を確認する
　MOSFETを使用した降圧型スイッチング電源のシミュレーションを行う前に，LTspiceで，MOSFETのデフォルト値の性能を確認します．図3の左は，4V駆動タイプのNchパワーMOSFET(M₁：PSR025N03)をCMOSインバータを介して駆動する様子をシミュレーションするための回路です．M₂がNch MOSFETで，M₃がPch MOSFETです．モデルパラメータはLTspiceのデフォルト値となっています．VCKは100kHzで5Vの矩形波信号です．
　図3の右がそのシミュレーション結果です．VCKの出力電圧(V(ck))とM₁のゲート電圧(V(inv))をプロットしています．V(inv)は本来，V(ck)と逆位相の矩形波になるはずですが，かなりなまった波形となっています．これはインバータを構成しているM₂とM₃の電流駆動能力が足りず，M₁のゲート容量をきちんと駆動できないためです．

●MOSFETの電流駆動能力を上げる
　MOSFETの飽和特性領域のドレイン電流(ID)は式3で表されます．

・・・・・・・・・・・・・・・・・・・・・・・・(3)

　チャネル幅(W)およびチャネル長(L)は，MOSFETの大きさに関係する数値です．式3より，IDを大きくするにはWを大きくするか，Lを小さくすればよいことが分かります．LTspiceでは，LとWのデフォルト値は，共に100μmとなっています．そこで，図3の回路でLの値を1μmに変更し，電流駆動能力を100倍にしてシミュレーションしてみます．
　図4の左が，そのシミュレーションをする回路で，Lのデフォルト値を1μmに変更するために「.options defl=1u」というコマンドを追加しています．図4の右がシミュレーション結果で，V(inv)はきちんとした矩形波になったことが分かります．なお，個々のMOSFETのLの値を設定するときは，モデル名の後ろに「L=xx」を書き足し，「NMOS L=1u」のようにします．

●NchパワーMOSFETを使用した降圧型スイッチング電源のシミュレーション
　まず，図5のように，上側出力にNchパワーMOSFETを使用しブートストラップを使用しない回路のシミュレーションを行います．

　図6がその出力結果です．M₂がソース・ホロアとして動作するため，SW_Outの電圧振幅は3V程度しかありません．そのため，それを平滑したOUT端子の電圧は約1.5Vとなります．

●ブートストラップを使用した降圧型スイッチング電源のシミュレーション
　図7は，図5の回路にブートストラップを追加したものです．C₂がブートストラップ・コンデンサと呼ばれ，B点の電圧を電源電圧よりも高くする働きをします．

　図8がそのシミュレーション結果です．スイッチング出力は，電源電圧とほぼ同じ約5Vとなっています．そのため，それを平滑したOut端子の電圧は約2.5Vとなっています．

　図9は，図8の時間軸を拡大して9.95msec～10mSsecとし，B点の電圧とM₂のゲート電圧(V(GM2))をプロットしたものです．下段にV(SW_Out)とB点の電圧(V(b))をプロットしています．

　M₁がONして，V(SW_Out)がGNDレベルのとき，C₂はD1を介して充電されます．そのため，C₂の両端電圧は，電源電圧からダイオードD1の順方向電圧を引いた値になります．
　次に，M₂がONしてV(SW_Out)がハイレベルになると，B点の電圧はV(SW_Out)の電圧にC₂の両端電圧を加算したものになり，約9.6Vまで上昇します．B点にはPch MOSFETのM₄のソースが接続されています．そのため，M₄がONすると，M₄のドレイン電圧はB点と同じ電圧になります．M₄のドレインでM₂のゲートを駆動しているため，M₂のゲート電圧(V(GM2))もB点と同じ電圧になります．
　図9の上段が，M₂のゲート電圧V(GM2)をプロットしたものですが，ハイレベルは約9.6Vになっていることが分かります．M₂のゲート電圧が電源電圧よりも高い9.6Vになるため，M₂のソース電圧はほぼ電源電圧と同じ5Vとなります．そのため，V(SW_Out)の振幅は約5Vとなり，出力電圧を2.5Vとすることができます．V(SW_Out)の出力を利用して，V(SW_Out)自身の電圧振幅を大きくしていることから，このような動作をブートストラップと呼びます．
　このように，ブートストラップを使用するとNchパワーMOSFETだけを使用してスイッチング電源を構成することができます．参考までに，上手く動作しない図1の(B)，(C)，(D)の回路図ファイルも用意しましたので，皆さんでシミュレーションして見てください．

解説に使用しました，LTspiceの回路をダウンロードできます．
LTspice2_047.zip

●データ・ファイル内容
CMOS_INV1.asc：図3の回路
CMOS_INV2.asc：図4の回路
NchSWreg.asc：図5の回路
bootSWreg_A.asc：図7の回路
bootSWreg_B.asc：図1(B)の回路
bootSWreg_C.asc：図1(C)の回路
bootSWreg_D.asc：図1(D)の回路

■LTspice関連リンク先