CQ出版社 オンライン・サポート・サイト CQ connect

　図1の回路(a)～(d)はいずれも抵抗比でゲインが20dB（10倍）に決まる非反転増幅器[図1(a),(b)]と反転増幅器[図1(c),(d)]です．非反転増幅器と反転増幅器のOPアンプがOP1とOP2で違うため4種類となっています．OP1とOP2は，入力オフセット電圧（V_OS）が3mV，入力オフセット電流（I_OS）が0A，入力バイアス電流の絶対値（|I_B|）が100nAのOPアンプです．OP1とOP2の違いは，入力バイアス電流の方向にあります．OP1はOPアンプに流れ込む方向(I_B=+100nA)，OP2はOPアンプから流れ出る方向(I_B=-100nA)となっています.　回路(a)～(d)で出力オフセット電圧による誤差が一番大きい回路はどの回路でしょうか．

　非反転増幅器のゲインは「G=1+R₂/R₁」で，反転増幅器のゲインは「G=-1*R₂/R₁」となり式が違います(「-」は出力が反転することを示す)．しかし，OPアンプの入力オフセット電圧（V_OS）や入力バイアス電流に関係する電圧（I_B×抵抗）を増幅した出力オフセット電圧は，非反転増幅器と反転増幅器とも同じゲインです．これをノイズ・ゲイン（NG）と呼びます．また，出力オフセット電圧は，入力バイアス電流の方向に影響を受けます.　

　図2は，非反転増幅器と反転増幅器のOPアンプの入力オフセット電圧（V_OS）や入力バイアス電流（I_B）が出力（V_O）に与える影響を調べる回路です．このような場合，図2のように入力信号が無い状態で考えるため，図2(a)の非反転増幅器も図2(b)の反転増幅器も同じ回路となります．
　これより，図1の回路(a)～(d)で出力オフセット電圧を検討するときは，図2のように同じ回路でR₁，R₂，V_OS，I_Bの記号を用いて計算し，回路定数を入れ替えることで求めます．

　図1の非反転増幅器と反転増幅器の出力オフセット電圧は式1となります．

・・・・・・・・・・・・・・・・・・・・・・・・(1)

　ここで，βは帰還率であり式2となります．

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(2)

　また，R₁とR₂の「||」マークは抵抗の並列接続を表し，式3となります．

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(3)

　式1の1/βはノイズ・ゲイン（NG）と呼ばれ，入力オフセット電圧（V_OS）や入力バイアス電流に関係する電圧（I_B×抵抗）をノイズ・ゲインで増幅し，出力オフセット電圧となります.
　式1へ図1の回路定数を代入し，回路(a)～(d)の出力オフセット電圧を計算すると次のようになります．

　したがって，出力オフセッット電圧が一番大きい回路は(c)となります．

●出力オフセット電圧は誤差の原因
　OPアンプには，入力オフセッット電圧（V_OS），入力バイアス電流（I_B），入力オフセット電流（I_OS）があります．非反転増幅器や反転増幅器は，これらをノイズ・ゲイン（NG）で増幅し，出力オフセット電圧となります．増幅器を複数段で構成した場合，この出力オフセット電圧も信号振幅同様に増幅されていき，信号の中点電圧も変わり，扱いづらくなります．また，センサなどの直流の微弱な信号を増幅する場合は，出力オフセット電圧と直流信号電圧の区別がつかず，誤差の原因となります．
　ここでは，OPアンプのデータシートに記載されている，入力オフセット電圧，入力バイアス電流，入力オフセット電流を説明し，出力オフセット電圧を求める式を導きます．また，入力バイアス電流，入力オフセット電流による出力オフセット電圧を補償する抵抗について述べ，問題の回路と補償後の回路についてシミュレーションで確認していきます.

●OPアンプの入力オフセット電圧，入力バイアス電流，入力オフセット電流の定義
　図3は，OPアンプの記号に，入力オフセット電圧（V_OS），入力バイアス電流（I_B）を書き入れました．これを用いてOPアンプの入力オフセット電圧，入力バイアス電流，入力オフセット電流を説明します.

◆入力オフセット電圧（V_OS）は二つのトランジスタの僅かな特性差により発生
　入力オフセット電圧は，理想OPアンプの場合ゼロとなります．なので，理想OPアンプの非反転端子と反転端子に0Vを印加したとき，出力電圧は0Vです．しかし，実際のOPアンプの場合，入力段は，図4に示す差動対で構成されており，二つのトランジスタの僅かな特性差により入力オフセット電圧が発生します．それをオープン・ループ・ゲインで増幅しています．
　OPアンプのデータシートに記載してある入力オフセット電圧は，前述の条件でいえば，「出力を0Vにするための二つの入力端子間の電圧」であり，図3では反転端子側に「V_OS」の直流電圧源の記号で表しています.

◆入力バイアス電流（I_B）はトランジスタのベース電流から発生
　入力バイアス電流は，図4のOPアンプの入力段の差動対を用いて説明します．この差動対はNPNトランジスタのペア，または，PNPトランジスタのペアです．NPNトランジスタ，PNPトランジスタにはベース電流があり，これがOPアンプの入力バイアス電流の主たるものです．入力バイアス電流の方向は，NPNトランジスタの差動対はOPアンプの入力端子へ流れ込む方向，一方，PNPトランジスタの差動対はOPアンプの入力端子から流れ出る方向です．MOS（Metal Oxide Semiconductor）やJFET（Junction Field Effect Transistor）で構成する差動対はリーク電流などの，とても小さな入力バイアス電流しかありません.OPアンプのデータシートの入力バイアス電流は，二つの入力端子のI_B1とI_B2の平均値が記載されており，式4となります.

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(4)

◆入力オフセット電流（I_OS）は入力バイアス電流の差
　入力バイアス電流（I_B1，I_B2）は，入力オフセット電圧と同様に，OPアンプの入力段となる差動対のトランジスタの僅かな特性差により差が発生します．入力オフセット電流は，この電流差でありOPアンプのデータシートに記載されている値は式5となります.

・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・(5)

●出力オフセット電圧の計算
　図5(a)は，図2で説明した出力オフセット電圧を求める負帰還回路にR₃を加え一般的な回路としました．負帰還増幅器なので，OPアンプの非反転端子と反転端子はバーチャル・ショートにより同じ電圧です．また入力バイアス電流I_B1とI_B2は電流源で表し，この状態を示した等価回路が図5(b)となります．

　図6は，図5(b)を「テブナンの定理」を用いて，さらに書き直した等価回路です．V_OとR₁,R₂からなる回路[図5(b)]を「出力抵抗が（R₁||R₂）のV_Oβの電圧源」で置き換え，R₃とI_B2で発生する電圧降下を「R₃×I_B2」の電圧源としています.

　図6より，V_Oβは，V_OSや(R₁||R₂)I_B1，R₃I_B2を加算した電圧ですので式6となります.

・・・・・・・・・・・・・・・・・・・(6)

　式6をV_Oで整理したのが，式7であり，出力オフセット電圧が求まります．問題の図1は，R₃が無い回路ですので，式7のR₃は0Ωとなり，解答の式1となります.

・・・・・・・・・・・・・・・・・・・(7)

　次に出力オフセット電圧の式7へ，式5のI_OSを使って書き直すと式8となります.

・・・・・・・・・・(8)

　これより「R₃=(R₁||R₂)」とすれば，入力バイアス電流I_B1で発生する電圧項はゼロとなり，このときのR₃が入力バイアス電流を補償する抵抗値で，補償後の出力オフセット電圧は式9となります.
・・・・・・・・・・・・・・・・・・・・・・・・・・・・(9)

　入力オフセット電流（I_OS）は，二つの入力バイアス電流を減算した値であり，その絶対値は入力バイアス電流よりも小さく，出力オフセット電圧に与える影響は入力バイアス電流よりも小さくなります．

●LTspiceで出力オフセット電圧を確認する
　図7は，図1の回路(a)～(d)出力オフセット電圧を確認する回路です．入力信号は，2msまで0Vの直流で,その後0Vを中心に±10mVの振幅を持つ正弦波です．

　図8は，図7のシミュレーション結果です．四つの出力信号の他に入力信号もプロットしました．また縦軸は0Vを中心に拡大しています．図8より2msまでの直流の領域で,カーソルを使ってその値を読むと「V(out1)=31.8mV，V(out2)=28.2mV，V(out3)=35.0mV，V(out4)=31.0mV」であり，解答で計算した値と同じであることが分かります.

●LTspiceで出力オフセット電圧の補償を確認する
　図9は「R₃=(R₁||R₂)」として，図1の回路(a)～(d)へ補償用の抵抗R₃を入れた回路です．OUT1とOUT2の出力の回路は「R_3a，R_3b=1.8kΩ」，OUT3とOUT4の出力の回路は「R_3c，R_3d=1.82kΩ」を入れました．

　図10は，図9のシミュレーション結果です．図10より，V(out1)とV(out2)は非反転増幅器で，入力バイアス電流の影響がなくなり，V(out1)とV(out2)は30mVで補償されていることが分かります．同様にV(out3)とV(out4)は反転増幅器で，V(out3)とV(out4)は33mVと同様の効果が確認できます.

●ワースト・ケースの回路検証をする
　最後に，半導体メーカから提供されるOPアンプのマクロモデルは，入力オフセット電圧（V_OS）が0Vの状態です．データシートに記載されている入力オフセット電圧の範囲で，設計した増幅器の出力オフセット電圧の影響を調べるときは，故意に入力オフセット電圧を加えなければなりません．ワースト・ケースの回路検証をするときは，故意に加えた入力オフセット電圧の電圧源へデータシートの最悪値を入れ，検証することも重要です．

解説に使用しました，LTspiceの回路をダウンロードできます．
LTspice2_014.zip

●データ・ファイル内容
20dB_Amplifier_Vos1.asc：図7の回路
20dB_Amplifier_Vos2.asc：図8の回路
Ideal_OP_1.asc：OP1のサブサーキット
Ideal_OP_1.asy：OP1のシンボル
Ideal_OP_2.asc：OP2のサブサーキット
Ideal_OP_2.asy：OP2のシンボル

■LTspice関連リンク先