制限 | ダウンロード制限: サービス停止まで |
---|---|
ライセンス条件 | ●本書は著作物であり,著作権法により保護されています.本書の一部,または全部を著作権者に断りなく,複製または改変し他人に譲渡すること,インターネットなどに公開することは法律により固く禁止されています.違反した場合は,民事上の制裁および刑事罰の対象となることがあります. ●本書は,CQ出版社から出版された,2008年8月1日 第6版発行の同タイトルの書籍をPDFファイルとしたものです.電子版制作の都合上,オリジナルの書籍と比べて,一部の書体や線の太さ・種類が変更になっている場合があります.また,電子版という性格から,オリジナルの書籍と同一のプリント品質は保証できません.ご了承ください. ●予告なく,本サービス(Tech Village 書庫&販売)を一時休止または終了することがあります.サービス休止時やサービス終了後は,本コンテンツをダウンロードまたは閲覧できなくなります. |
解説
※ コンテンツ・リクエストのご要望にお応えして,品切れ重版未定となっていた本書を電子版として復刻しました.
本書は,ASIC,FPGA,カスタムLSIなどを開発しているディジタル技術者必携の実用書です.設計業務において使用頻度の高い回路のVHDL/Verilog HDLソースを多数紹介しています.
例えば,シフト・レジスタやプライオリティ・エンコーダのような基本回路から,FIFO,パリティ,フレーム同期,アドレス・デコーダ,バス・インターフェースといった実用回路まで解説しています.さらに,テストベンチのサンプル記述や,Verilog HDLシミュレータのPLI活用法も紹介しています.
付属ファイルとして,本書で紹介するすべてのサンプル記述が収録されています.
目次
第1章 設計再利用を考慮してHDLを記述しよう1.1 柔軟なモデルを実現する“パラメタライズ”
1.2 優れたIPを作るには…
第2章 実用回路のサンプル記述
2.1 RSフリップフロップ
2.2 トランスペアレント・ラッチ
2.3 Dフリップフロップ
2.4 イネーブル付きDフリップフロップ
2.5 ロード付きアップダウン・カウンタ(非同期リセット)
2.6 ロード付きアップダウン10進カウンタ
2.7 マルチプレクサ,デマルチプレクサ
2.8 シフト・レジスタ
2.9 プライオリティ・エンコーダ
2.10 バレル・シフタ
2.11 加算器(ハーフ・アダー,フル・アダー)
2.12 加減算器
2.13 乗算器
2.14 ALU(数値演算ユニット)
2.15 FIFO(同期バス)
2.16 デュアル・ポートSRAM(非同期バス)
2.17 ISAバス・インターフェース・コントローラ+スクラッチパッド・レジスタ
2.18 パリティ・ジェネレータ,パリティ・チェッカ
2.19 水平パリティ・ジェネレータ,水平パリティ・チェッカ
2.20 パルス・ジェネレータ
2.21 パラレル-シリアル・コンバータ
2.22 シリアル-パラレル・コンバータ
2.23 アラーム保護
2.24 フレーム同期検出
2.25 アドレス・デコーダ
2.26 クロック同期アドレス/データ多重バス・インターフェース
2.27 クロック同期アドレス/データ分離バス・インターフェース
第3章 テストベンチのサンプル記述
3.1 テストベンチとは何か
3.2 テストベンチの記述法 その1-VHDLテストベンチの作成
3.3 テストベンチの記述法 その2-Verilog HDLテストベンチの作成
3.4 検証結果の表示方法を工夫する
3.5 テストベンチの記述法 その3-クロックの記述からテスト・シナリオまで
3.6 波形表示ツールの活用法
3.7 テストベンチの記述法 その4-メモリ・モデルとパターン・ファイルの入出力
第4章 システム検証のためのサンプル記述
4.1 Verilog PLIの概要とシステム検証
4.2 PLIを利用したRS-232-C通信エミュレータ
4.3 RS-232-C通信を利用したシステム検証
4.4 USB通信を利用したシステム検証
参考文献
-
FPGA設計やASIC設計の新人教育にちょうどいい
本書の原本(紙の書籍)が品切れになったとき、あるOA機器メーカから問い合わせがありました。この会社のFPGA・ASIC開発部署では、本書を毎年の新人教育のテキストとして使っているそうです。Verilog HDLやVHDLの教科書をひととおり読んだその次に取り組むのにちょうどよい本です。Verilog HDLとVHDLの両方に対応しているのも、記述を対比できて便利です。
[2012/06/18][Tech Village店長][東京都]