## イントロダクション

# 効率・力率・ノイズの改善/キーパーツの見直し

# いまこそ電源回路から見直そう

編集部

いま,あらゆる分野でエネルギーの使用効率が見直 されています.

エレクトロニクス技術者の仕事というと、これまで はお客の求める仕様に応じた機能を実現し、信頼性の 高いシステムを作り上げることが主題でした.しかし 近年のエレクトロニクス機器では、加えて、エネルギ ーをより上手に効率良く使うシステムにすることが強 く求められています.また、常にエネルギー効率を考 えることが、技術者としての重要なセンスとなってき ています.

本書では電気・電子機器において省エネルギーの 数<sup>50</sup> 要となる電源回路…とくにスイッチング電源回路の, より効率的な設計法について,最新技術を広く詳しく 紹介することにしました.

### ■ 理想のスイッチングは損失ゼロ

図1に、スイッチング電源のしくみを示すためのも っとも基本的な回路例を示します.理想スイッチによ って,理想的な抵抗負荷をスイッチングする回路です. 理想スイッチとは ON 時のオン抵抗が0Ωで, OFF 時



のオフ抵抗は無限大,スイッチがONするための時間 …ターンON時間も,OFFするためのターンOFF時 間もゼロというものです.すると,スイッチON時に 流れる電流  $I_L$ は電源電圧 $V_L$ と負荷抵抗  $R_L$ だけで決ま り,消費する電力はすべて負荷抵抗  $R_L$ が背負い込ん で,スイッチング損失というものはまったく生じませ ん.

スイッチング電源における電圧安定化のしくみは, 図1において出力電圧の変化を観測し,たとえば出力 の負荷が重くなって電圧が低下しそうなときは,スイ ッチングのパルス幅を広げて出力電圧を上げるよう に,逆に出力の負荷が軽くなって電圧が上がりそうな ときは,スイッチングのパルス幅を狭めて出力電圧を 下げるようにフィードバック制御するもので,一般に PWM…パルス幅変調と呼ばれる方式が多く使われて います.フィードバック制御~PWMは,ほとんど制 御用ICが担当します.制御用ICの消費電力も理想的 にはゼロであることが期待されています.

# 電源回路技術を支える半導体スイッチの進歩

電源回路ではスイッチ素子がどれだけ理想素子に近 づくかが大きなポイントですが、スイッチング電源用 ということに限ればパワーMOSFET(以下,本書で はパワーMOSと呼ぶ)の格段の進歩で、オン抵抗に いたっては数m $\Omega$ オーダのパワーMOSが登場するま でになりました.つまり、パワーMOSの導通損失  $P_{on}$ については、 $R_{on} = 10 \text{ m}\Omega$ とすると10 Aをスイッ チングしたとしても、

 $P_{on} = I^2 \cdot R_{on} = 100 \times 10 \text{ m}\Omega = 1 \text{ W}$ となり、TO-220 程度のパッケージであれば少し生 暖かくなる程度の発熱で終わります.

パワー MOS はスイッチング速度も高速化されてき ました.しかし、パワー MOS のスイッチング損失は 少しやっかいです.高速スイッチングをしなければあ まり問題ないのですが、高速スイッチは高速に使われ ます.**写真1**は、パワー MOSをスイッチングさせた ときのドレイン電圧  $V_{DS}$ とドレイン電流  $I_D$ 、加えて  $V_{DS}$ と $I_D$ の乗算値…スイッチング損失について波形を 観測したものです.ターン ON/ターン OFF 時に大き な電力を消費していることがわかります.





<写真1><sup>(1)</sup> パワー MOS によるスイッチング回路の波形

### ノイズ発生のないソフト・スイッチング 電源へ

写真1に示したパワーMOSのスイッチング損失が、 言ってみればこれまでのスイッチング電源のボトル・ ネックでもありました.パワーMOSのスイッチング における V<sub>DS</sub>と I<sub>D</sub>の重なりです.理想は**写真1**にお ける V<sub>DS</sub>と I<sub>D</sub>が重ならないことです.しかし、実際 は波形の重なり…損失の発生が大きなノイズ発生とな り、熱の発生となります.高速スイッチング素子を何 も対策せずに普通に高速スイッチングさせると、大量 のスイッチング・ノイズ…高周波輻射ノイズを発生す るのです.スイッチング電源が昔から計測機器や医療 機器などの高感度アナログ機器で嫌われてきたのは、 このスイッチング・ノイズに関する問題でした.

しかし, この V<sub>DS</sub>と I<sub>D</sub>の重なりをなくす技術も大 きく進歩してきました. 共振型スイッチング電源の技 術発展です.

共振型スイッチング電源はLC共振回路を利用し て、図2に示すように、スイッチング素子における電 Eスイッチングと電流スイッチングのクロスする領域 によって、ゼロ電圧スイッチング・・ZVSあるいはゼ ロ電流スイッチング・・ZCSと呼ばれますが、いずれ もハードな領域でのスイッチングを避け、電流波形を 共振、あるいは電圧波形を共振させ、ソフトな領域で スーッチング・るという方式です.電力損失の発生は (サレンデ流 *ID*)で生じますが、電圧あるいは電流 のいずれかがゼロの領域でスイッチングさせれば、電



### 力損失もノイズも生じないという考え方です.

本書では、構成が簡単な擬似共振によるフライバッ ク・コンバータと、薄型テレビなどの需要に支えられ 発展している最新の(PFCコンバータとの組み合わせ による)*LLC*型共振コンバータ、さらにユニークな発 想で構成された電圧共振・正弦波によるオーディオ用 スイッチング電源を紹介しています。

### ■ 高調波発生と力率にも配慮しよう

スイッチング電源の選択あるいは実現において、一 番の技術的注目点は電力の変換効率です.しかし変換 効率は先達のたゆまぬ努力によって、現在ではDC-DCコンバータでは90%以上、AC-DCコンバータで も90%に近い変換効率が実現されるようになってき ました.

しかし,ここで注目しておくべき事項があります. 力率についてです.

電子機器を動かすエネルギー…電力は,発電所・変 電所・柱上トランスをへて,事務所や各家庭に配られ てきます.また,電力はAC…交流で送られてきて, 各家庭には家屋の入口に電力量計を配して使用電力が 計量され,課金されることになっています.

このとき,電力使用料金の課金対象となる電力と, 電力会社が送出している電力との間には,少なくない 違いがあることはご存じだと思います.電力会社が送 出している電力は皮相電力と呼ばれ,電力量計が計量 している電力は有効電力と呼ばれています.そして, 皮相電力に対してどれだけ電力が有効に使われている かを表すのが力率と呼ばれるものです.

もし、効率100%の電力変換器…スイッチング電源 があったとしても、力率がたとえば70%しかなけれ ば、(電力会社から見た)電源効率は70%しかないこ とと同じになってしまいます(電力会社は有効電力に 対する課金しかしないので、電力の需要家は直接気に ならないかもしれないが…).

幸いなことに,配電線への高調波対策の一環として 電源回路に高調波発生を抑制する力率改善コントロー ラ(PFC)を備えることが要求されてきました.若干 の費用増にはなりますが,スイッチング電源のマナー として広く普及してもらいたい技術です.



<図 4<sup>)(2)</sup> PWM コントローラのオリジン… SG3524 の構成

### 安全性・信頼性への配慮と多機能化

図4はスイッチング電源用ICのうち,ハーフ・ブ リッジ出力型ICのオリジンともいえるPWMコント ローラSG3524の構成です.スイッチング電源を構成 するための回路機能が過不足なく搭載されていること から,現在でも一部では使用されているようです.と ころが,このようなデバイスも現代から見ると,不足 している機能があります.それが,安全性や信頼性を 確保するための機能です.

近年のデバイスで著しく改善されてきたのが、シス テムの安全性や信頼性へ配慮した機能で、これらがス イッチング電源用 IC の中に収納され、機能が充実し てきました. ほとんどのスイッチング電源コントロー ル IC に以下の機能が搭載されています.

- UVLO…低電圧ロックアウト機能
- 遅延スタート機能
- ソフト・スタート機能
- 過熱シャット・ダウン機能
- 過電流シャット・ダウン機能
- 過電圧シャット・ダウン機能
- 軽負荷時の省エネ対応モード
- 他デバイスとのスイッチング同期

などです.

とくに低電圧ロックアウト機能は、必ずしも入力電 圧がキリッと立ち上がらない可能性のある産業用機器 や自動車用などでは欠かせない、入力電圧が一定電圧 に達するまでは出力をOFFしておく回路機能です.



信頼性重視ということは当然としても、アナログIC …スイッチング電源コントロールICといえども高集 積化があまり苦にならない時代になったということで しょう.

### ■ 多機能化の行き着くところは?

電源回路に前述のような多機能が要求されてくると いうことは、回路のディジタル化あるいはソフトウェ ア・プログラマブル化が進みつつあるということとも けっして無関係ではなさそうです.デバイス応用技術 のブレークスルーがあっという間に広く蔓延してしま うことは、過去の多くの事例が証明しています.

DSPやマイコンを利用したディジタル信号処理電 源技術はまだ試用段階の気配ですが,開発環境は整っ てきています.カルチャーの異なる世界でもあるので, そろそろキャッチアップの準備にかかっても良いので はないか…ということで,ディジタル制御電源の試用 についても紹介することにしました.

### \*

本書が、少しでも電気・電子機器の電源回路設計に 役立ち、省エネルギー等へ貢献することによる技術者 として誇り、喜びが増幅されることを願っております.

#### ● 引用文献 ●

(1) 稲葉 保,連載「低ノイズ&高効率パワー回路の実験」,ハード・スイッチングの弱点とその克服,トランジスタ技術,2004年2月号,CQ出版社.

(2) STマイクロ, SG3524データシート.

### 第一部 スイッチング電源設計の基礎知識



第1章



山川 功/横田 誠/来島 正一郎 Isao Yamakawa/Makoto Yokota/Shoichiro Kurushima

スイッチング電源のメイン・デバイスがバイポー ラ・トランジスタからパワー MOS FET に転換して 二十数年にはなるでしょうか.パワー MOS FET が スイッチング素子のメインとなった理由の大きくは, マイコンやメモリなどディジタル IC のメインが CMOS(Complementary MOS)となって大きく発展し たことと無関係ではありません.

スイッチング電源におけるメイン・デバイスがパワ ー MOS である時代はまだ続きそうです. 東芝のパワ ー MOS FET を例に技術動向と応用のポイントを紹 介します.

スイッチング用パワー・デバイスの あらまし

#### ● パワー・デバイスの種類と適用領域

スイッチング用パワー・デバイスは、半導体プロセ スと設計技術の進展に伴い、大幅な性能改善が進んで います.パワー・デバイスの名のとおり、大電力を扱 うことから、デバイスの性能が直接的に機器のエネル ギー効率、消費電力などへ影響し、省エネ、CO2削減 など環境にとっても重要なデバイスとなっています.

スイッチング用パワー・デバイスは、ON/OFF制 御を電圧か電流か,電流キャリアが正孔または電子の 1種(ユニポーラ)か2種(バイポーラ)かなどにより, 表1に示すように大別されます.メガワット・クラス の大電力用途に適するGTO(Gate Turn-off Thyristor), 比較的単純なAC制御,ソフト・スタート回路などに 使用されるサイリスタなどの電流制御型デバイスの例 もありますが,やはり制御の簡単なパワーMOSFET (以下,パワーMOSと呼ぶ),IGBT(Insulated Gate Bipolar Transistor)に代表される電圧制御型デバイス

〈表1〉代表的なパワー・スイッチング素子

基本構造	電圧駆動型	電流駆動型			
ユニポーラ・タイプ	パワー MOS FET	_			
11-大17	IGBT	BJT <sup>(注)</sup> ,GTO, サイリスタ			
(エ) バイナーラ・ジャンクション・トランジフタ					

が優位であり,現在は中心的に使用されています.

扱う電力やスイッチング周波数により最適なパワー 半導体が分かれますが、スイッチング電源におけるス イッチング素子としては高速スイッチング性能,広い 安全動作領域,簡易なドライブ回路などの特徴からパ ワー MOS が最適であり,広く採用されています.

### パワー MOS の開発動向

パワーMOSの開発動向はニーズによりいろいろで すが,整理すると以下のようになります.

### ▶ 進む低オン抵抗化

パワー MOS の ON 状態での導通抵抗を表すオン抵 抗の削減は,動作損失を下げるためのもっとも重要な 開発テーマとして取り組まれてきました.おおむね耐 圧 100 V以下の低耐圧タイプでは,トレンチ・ゲート 構造が積極的に採用され,半導体チップ表面近傍部の 抵抗を大幅に削減,さらに微細加工技術のデザイン世 代ごとに低オン抵抗化が進行しています.図1に示す ように,この10年程度で単位面積当たりのオン抵抗 は50%以下となっています(東芝における耐圧 40 V 系パワー MOS の例).

一方,耐圧 250 V 以上の中高耐圧パワー MOS にお いてもオン抵抗の低減は進行していますが,全体の抵 抗に占める N-ドリフト層の抵抗分が大きく,さらな る低減は原理的に困難になってきています.そこで後 述の新しいスーパージャンクション構造を採用するこ



<図1>40VパワーMOSの単位面積あたりのオン抵抗変化

7

とで、オン抵抗を一気に1/3程度まで低減することが 実現しました.

### ▶ もちろん低容量化も

パワーMOSをターンON/ターンOFFさせるため には、電極間容量成分を充放電させる必要があり、高 速スイッチング、ドライブ電力の削減には、その容量 成分の削減が重要です.図2に示すようにRon・Ciss, Ron · Qswなどの性能指数を用いて、その低減を新世 代品開発時に実現しています.

### ▶ 小型化に向けて…パッケージの改善

電子機器の小型・薄型化の動向に伴い、高密度実装 対応・低背化への要求が高まっています. 小型表面実 装パッケージで裏面に放熱フィンを設置し、実装基板 面への放熱により許容損失を増加させたパッケージが 広く普及してきました(例: SOP-Advance).

低オン抵抗化の進行とともにパッケージ外部端子と チップ間の接続方法も見直され、通常の細い金属線 (ボンディング・ワイヤ)の代わりに金属板(ストラッ プ)またはリボンによる接続が使用されてきています. SOP系パッケージでは1~2mΩ程度のオン抵抗改善 が確認されています. この接続方法により, 放熱効果, ピーク電流耐量も改善します.

### ▶ 環境負荷への対応

有害物質の使用規制から外部端子に使用されるはん だの無鉛化,パッケージ材料の見直し(ハロゲン系有 害物質の削除)が進んでいます.



### 中高耐圧用パワー MOS と スーパージャンクション

AC-DCコンバータは、数十~百数十Wの携帯電 話やノートPCのチャージャ/アダプタ,数百Wの出 力を必要とする薄型テレビ、パソコンやゲーム機とい った家電機器. さらには数kWの産業用機器などに必 ず搭載されています. これらのセットの電源高効率化 のために進歩してきた中高耐圧パワーMOSの開発動 向を紹介します.

### 中高耐圧パワー MOS の主な用途

ACラインに接続される(絶縁型)AC-DCコンバータ は、ワールド・ワイド対応を見すえると、AC85~265 V を整流した直流電圧…最大400V程度を扱うことにな ります. 力率改善(PFC:Power Factor Correction)回 路や、フライバック・コンバータ、フォワード・コン バータ, 共振コンバータ, フル・ブリッジ回路といっ た構成の中で使われるのが一般的です.

パワー MOSの性能指標(FOM: Figure of Merit) の一つとして, Ron. A(単位面積あたりのオン抵抗) があります.このRon.AはパワーMOSの単位面積 あたりのオン抵抗を現しており、小さいほうがより高 性能なパワー MOS ということになります.

図3に500 V 耐圧パワー MOS をモチーフに, 第1 世代(π-MOS)から最新世代(π-MOS W)までの



<sup>&</sup>lt;図3>500V系パワーMOSのRon・Aの変遷

ゲート

n

n+ γ

ドレイン

(b) 二重拡散構造

ソース



<図5> Ron · A-耐圧相関(シミュレーション値)

<表2>二重拡散構造のRon・Aの比率内訳(シミュレーション値)

	耐圧系	100 V	600 V	1000 V
Roh	チャネル抵抗 $R_{ch}$	2.6 %	1%	0.3 %
\$ <i>R</i> drift	JFET - n 抵抗 <i>R<sub>JFET</sub></i>	24 %	18 %	14 %
	ドリフト抵抗 <i>R<sub>drift</sub></i>	72 %	81 %	86 %
	基本抵抗 R <sub>sub</sub>	1.4 %	0.1 %	0.03 %
'	素子オン抵抗 <i>R</i> on A	100 %	100 %	100 %

FOMの性能改善比率を示します.

最新世代「π - MOS W」では,第1世代と比較して,50%程度改善しています.

#### ● 新構造「スーパージャンクション構造」の出現

最新世代で性能が約2倍まで改善してきたことにな りますが,従来型パワーMOSは二重拡散構造と呼ば れ,今後大幅な性能改善を見込むことが難しくなって きました.

そこで登場してきたのが、1988年にD. J. Coe によって 発明された新構造「スーパージャンクション構造」<sup>(1)</sup> と呼ばれるものです.ここ数年で、スーパージャンク ション構造を採用したパワー MOS が広く市場で流通 するようになってきました.ここでは従来型パワー MOS…二重拡散構造と新構造スーパージャンクショ ン構造について説明します.

スーパージャンクション構造は従来の二重拡散構造 に対して、図4に示すように、ドリフト層(n<sup>-</sup>層)内 にチップに対して垂直方向にp層/n層を周期的に配 置した構造です.

二重拡散構造パワーMOSのR<sub>on</sub>.Aは,**表2**に示す ように、ドリフト抵抗全体の80%以上を占めており、 ドリフト抵抗を下げることが性能改善になりま すた。かすMOSの耐圧はシリコン固有の臨界電界 とドリフト層濃度で決定され、ドリフト層濃度がドリ



<図 6>現行 π-MOS VIを100としたときの Ron・Aの改善度



<図7> 電流密度-ドレイン-ソース間電圧 V<sub>DS</sub>比較

フト層抵抗と比例関係にあるため、二重拡散構造にお ける R<sub>on</sub>. A の大幅な改善を見込むことは難しいとさ れていました.

これに対してスーパージャンクションと呼ばれる構 造は、p層/n層を周期的に配置することで、ドリフト 層内の電界分布を均一にし、ドリフト長と濃度を最適 化することができ、大幅に $R_{on}$ . Aを改善することが できます. 図5からわかるように、600 V耐圧パワー MOSでシリコン限界の $R_{on}$ . Aが50 mQ・cm<sup>2</sup>である のに対し、スーパージャンクション構造を適用するこ とで、20 mQ・cm<sup>2</sup>を実現することができます. つま り、スーパージャンクション構造のパワー MOS は、 2.5 倍高性能なパワー MOS であるということができま す.

### スーパージャンクション MOS の Ron . A

スーパージャンクション・パワー MOS の製品とし ての  $R_{on}$ . A の改善を図 6 に示します.スーパージャ ンクション・パワー MOS … DTMOS II シリーズは, 現行の $\pi$  - MOS II シリーズに対して $R_{on}$ . Aが75%の 低減,つまり4倍の高性能パワー MOS となっています.

また、スーパージャンクション・パワー MOS は従来 のパワー MOS と比較してチップ面積が1/4と大幅に 小さくなっているため、電流密度でも図7に示すよう に、3~4倍高電流密度の電流を流すことができます.

		シリーズ	DTMOS II		$\pi$ MOS-VI				
		製品名	TK15J60U		2SK3911				
		定 格	600V ·	15A/TO	-3P(N)	600V · 20A/TO-3P(N)			
項目	記号	測定条件	最 小	標準	最 大	最 小	標 準	最 大	単 位
ゲート漏れ電流	$\pm I_{GSS}$	$V_{GS} = {}^{(\pm)}, V_{DS} = 0V$			±1	—	—	±10	μA
ドレインしゃ断電流	I <sub>DSS</sub>	$V_{DS} = 600 \text{V}, V_{GS} = 0 \text{V}$			100	—	—	500	μA
ドレイン-ソース間 降伏電圧	$V_{(\mathrm{BR})DSS}$	$I_D = \pm 10 \text{mA}$ $V_{GS} = 0 \text{V}$	600		_	600	_		V
ゲートしきい値電圧	$V_{th}$	$V_{DS}$ = 10V, $I_D$ = 1mA	3.0		5.0	2.0		4.0	V
ドレイン-ソース間 オン抵抗	$R_{DS(ON)}$	$V_{GS} = 10V$ $I_D = 50% 定格$		0.24	0.3	_	0.22	0.32	Ω
ゲート入力電荷量	$Q_g$	$V_{DD} = 400$ V, $V_{GS} = 10$ V $I_D = 定格電流$		17 <	70%	低減	60		nC
入力容量	Ciss	$V_{DS} = 10 \text{V}$		950 <	70%	低減	4000	—	nC
帰還容量	$C_{rss}$	$V_{GS} = 0$ V	—	47	_	—	80	—	nC
出力容量	$C_{oss}$	$f = 1 \mathrm{MHz}$	—	2300 <	65%	低減	1400	—	nC
準方向電圧 (ダイオード)	$V_{DSF}$	$I_{DR}$ =定格電流 $V_{GS}$ =0V			1.7	_		- 1.7	V
(注) 測定条件はそれぞれ下記のとおり									

<表3>二重拡散型パワー MOS 2SK3911 とスーパージャンクション・パワー MOS TK15J60U の特性比較



〈図8〉ゲート入力電荷量の比較

### スーパージャンクション vs 従来パワー MOS

では、 $V_{(BR) DSS} = 600 V$ 、 $R_{DS(ON)} = 0.2 \Omega$  (標準値) の同等定格品同士で、二重拡散型とスーパージャンク ション・パワー MOS の特性を比較してみましょう. **表3**にその比較データを示します.

スーパージャンクション・パワー MOS の最大の特 徴は、同一定格で比較すると低いゲート入力電荷量で す.図8に示すように、二重拡散構造と比較して 70%程度低くなっています。そのため、スーパージ ャンクション・パワー MOSは同一ドライブ条件下で は、図9に示すようにスイッチング・スピードが速く なります。結果、たとえばAC-DCコンバータの PFC部に適用した場合、スイッチング損失が低減し たことで、効率としては0.5%程度の向上が確認でき (とます(図10).

デカレートのようにスイッチング・スピードの早い デバイスは、スイッチング時の dV<sub>DS</sub>/dtが従来の二重 拡散パワーMOSと比較して高くなります.そのため, 高いターンOFFサージが発生する可能性があり,使 用に当たっては注意が必要です.

TK15J60U :  $V_{GS} = \pm 30V$ 

 $V_{GS} = \pm 25 V$ 

2SK3911:

対策としては、ゲート直列抵抗の値を変更すること でターン OFF サージを低減することができます.ま た図 11 に示すように、ドレイン-ソース間にスナ バ・コンデンサを追加することでも、効果的に *dV<sub>DS</sub>/dtを*低減することができます.

### スーパージャンクション・パワー MOSの将来

表4にDTMOS Ⅱシリーズ・スーパージャンクション・パワー MOSのラインナップを示します.

中高耐圧パワー MOSの新しい構造として誕生した スーパージャンクション・パワー MOSですが、今後 のさらなる特性改善の手法としては、p層/n層の横方 向周期(ピッチ)の微細化とドリフト層の高濃度化によ り、図12に示すように、さらに低*Ron*-Aを実現する





< 図 9> ターン OFF 波形の比較(PFC 回路: 360 W 出力時)



ことができると考えられています.

さらに将来デバイスとしては、シリコン・カーバイ ド(SiC)や窒化ガリウム(GaN)といったワイド・バン ドギャップ化合物半導体があげられます.これらの素 子に関しては学会で多く発表が行われており、今後ま すます研究開発が進み、製品化されていくものと予想 しています.

### 同期整流用低耐圧パワーMOS

### C-DC-ンバータでは同期整流が一般化 の特性改善および低価格化により,現 在では同期整流方式のDC-DCコンバータが一般的



<図 11> ターン OFF 損失におけるドレイン-ソース間のスナバ・コンデンサへの 依存(評価素子:スーパージャンクション・パワー MOS TK20A60T)

<表4>スーパージャンクション構造 DTMOS IIシリーズ製品の ラインナップ

定 格	型番	パッケージ
	TK12A60U	TO-220SIS
$600V \cdot 12A/0.4\Omega_{max}$	TK12D60U	TO-220(W)
	TK12X60U	TFP
	TK12J60U	TO-3P(N)
600V · 15A/0.3Ω <sub>max</sub>	TK15A60U	TO-3P(N)
	TK15D60U	TO-3P(N)
	TK15X60U	TFP
	TK15J60U	TO-3P(N)
	TK20A60U	TO-220SIS
$600V \cdot 20A/0.19\Omega_{max}$	TK20D60U	TO-220(W)
	TK20X60U	TFP
	TK20J60U	TO-3P(N)
$600V \cdot 40A/0.08\Omega_{max}$	TK40J60T	TO-3P(N)



(注)パッケージ写真は参考のためのもので型番と一致していない







〈図13〉オン抵抗-ゲート容量のトレードオフ

なものとなり,幅広く電子機器で使われています.

DC-DCコンバータに対しての下記要望事項が高ま るなか,パワーMOSに対してもさらなる特性改善, 小型化,低価格化が求められています.DC-DCコン バータへの要望事項を整理すると,

- •省エネルギー/バッテリ長時間駆動
- 大電力対応
- •小型化/薄型化
- 高速応答性
- 低ノイズ
- 低価格化

ここでは、これら相反する要望事項に対応するパワ ー MOSの開発動向について、シリコン・チップの特 性改善、パッケージの改善、および複合化/集積化の 三つの内容について、それぞれその効果(電源に与え るメリット)を明確にしながら紹介します.

### ● オン抵抗−ゲート容量のトレードオフ改善

ー般にパワーMOSの単位面積あたりのオン抵抗 すいの集積度を上げることで低減可能 ながり、スイッチング特性の悪化を招きます.これら 両特性は、図13に示すようにトレードオフの関係に あり、FOM(Figure of Merit)として指標化され、こ の指標でパワー MOSの特性を理解することができま す.ただし、実際にはメーカあるいはプロセスによっ て異なる条件もしくは内容である場合もあり、比較に は注意が必要です.

また,ゲート電荷量の低減はとくに軽負荷時のドラ イブ損失の低減として効果があるだけでなく,スイッ チング時間の短縮によりデッド・タイムが短い設定に おいても貫通を避けることができます.

### 効果(1):損失の改善

図14にノートPCなどに使われているMPUコア用 VRMの回路概要とその動作波形を示しますが,素子 を見直すことでトレードオフが改善されています.

- ・ハイ側パワー $MOS \circ R_{ds(on)}$ 低減  $\Rightarrow$  導通損失低減  $C_{rss}$ 低減  $\Rightarrow$  スイッチング損失低減
- ・ロー側パワー $MOS \circ R_{ds(on)}$ 低減  $\Rightarrow$  導通損失低減  $Q_g$ 低減  $\Rightarrow$  ドライブ損失低減,デッド・タイム不足 による貫通防止
- ▶ 効果(2):コストの低減

同レベルのオン抵抗を実現する場合,評価係数 FOMが小さい製品ほどチップを小さくすることができ,製品コストを低減することができます.



<図15> セルフ・ターン ON の発生メカニズム

### セルフ・ターン ON に貫通電流の発生

同期整流は高効率化のための欠かせない回路技術で すが、デバイスの高速化に伴い、図15に示すような セルフ・ターンONと呼ばれる現象を生じるケースが のます.この現象による貫通電流の発生は効率を悪 化せるようでなく、熱暴走による素子破壊につな かることがあるので注意が必要です. 電子機器の小型・薄型化に伴いDC-DCコンバー タの動作周波数の高周波化が進んでいます.結果,必 然的にパワー MOSのスイッチング時の dv/dt は増大 し,またデッド・タイム(ハイ側素子とロー側素子が どちらも OFF 状態である期間)も短くなる傾向にあ り,このセルフ・ターン ON 現象を抑止する必要が高 くなってきています.

### *r<sub>g</sub>*(内部ゲート抵抗)の低減

外部端子と実際のパワーMOSゲートとの間には, 内部ゲート抵抗 rgと呼ばれる直列抵抗が,わずかで すが存在します.この抵抗 rgは,パワーMOSのスイ ッチング特性に影響を与える項目としてだけでなく, 同期整流におけるロー側素子において,前述のセル フ・ターンON現象に影響を与える重要特性として着 目されています.素子のデータ・シート上に記載され ている標準値の低減だけではなく,ばらつき範囲の改 善も重要な課題となっています.たとえば東芝の低耐 圧パワーMOSのうち,高速スイッチング用途向け製 品については rg低減デザインが採用されており,ば らつき範囲も小さく管理されています.



Ng

<図16> rgによって本当のゲート電圧が見えない

また、DC-DCコンバータにおいては、パワーMOS の $r_g$ だけでなく、ドライバICの出力インピーダンス も重要です.通常、オシロスコープでプローブを使用 して観測している $V_{GS}$ 波形(図16の $V_{gs1}$ )は、実際の パワーMOSにかかっている $V_{GS}$ 波形(図16の $V_{gs2}$ )と は異なっていることを、あらかじめ認識しておく必要 があります。

▶ 効果(1):ハイ側素子のスイッチング損失改善

*r<sub>g</sub>*低減 ⇒ スイッチング時間短縮 ⇒ スイッチング 損失の改善

ただし,この改善に伴いロー側素子のドレイン-ソ ース間に印加される *dv*/*dt* は高くなるため,セル フ・ターンONが発生しやすくなります.また,ノイ ズも増大することにつながるので注意が必要です.

- ▶ 効果(2): ロー側素子のセルフ・ターン ON 現象の抑止
- $r_g$ 低減  $\Rightarrow$  ロー側素子の  $V_{gs}$ 電位上昇抑止  $\Rightarrow$  セル フ・ターン ON 現象の抑止

図17に r<sub>g</sub>低減の効果…シミュレーション波形を示します.

### ● ロー側パワー MOS *C<sub>gd</sub> /C<sub>as</sub>*比の低減

同期整流におけるロー側パワーMOSに、ゲート-



ドレイン間容量 *C<sub>gd</sub>とゲート*-ソース間容量 *C<sub>gs</sub>*の比 が小さい素子を適用することでセルフ・ターン ON 現 象を抑止する効果があります.

ただし*C<sub>gd</sub>/C<sub>gs</sub>比が小さくても、C<sub>gs</sub>が大きい製品 の場合は、ドライブ損失の増大や<i>Q<sub>g</sub>*大に伴う長いデ ッド・タイムの設定が必要となるなどのデメリットに も注意が必要です.

▶ 効果:ロー側素子のセルフ・ターンON現象の抑止

•  $C_{gd}/C_{gs}$ の低減⇒ ゲート・ミラー容量への偏移電流 を低減 ⇒  $V_{gs}$ 上昇を抑止 ⇒ セルフ・ターン ON 現 象の抑止

図18に $C_{gd}/C_{gs}$ 低減の効果…シミュレーション波形を示します.なお、本計算は $C_{gd}$ をパラメータに効果を検証しました.

### *V<sub>th</sub>(ゲートしきい値電圧)の最適化*

ロー側素子のしきい値電圧  $V_{th}$ レベルは、セルフ・ ターンON現象の発生に影響します. もちろん  $V_{th}$ が 高いほうがセルフ・ターンONは発生しにくいわけで す. 一般に  $V_{th}$ とオン抵抗には比例関係があり、同一 デザインであれば  $V_{th}$ の高いものほどオン抵抗は高く なる傾向にあります. したがって、闇雲に  $V_{th}$ の高い 製品を選べばよいわけではありません. また、 $V_{th}$ は 図 19に示すように負の温度特性をもっているので、 高温条件下では  $V_{th}$ が低下することを考慮することが 必要です.

### ● アバランシェ破壊耐量の向上

パワー MOSのインダクタンス…L負荷スイッチン グにおけるターン OFF 時のフライバック電圧や,寄



〈図19〉ゲートしきい値電圧の温度特性

	パワーMOS	世代	<i>R<sub>on</sub></i> (typ) @ <i>V<sub>gs</sub></i> =4.5V	$Q_{SW(typ)}$ @ $V_{gS}$ = 10V	
ハイ側	TPCA8023-H	5世代	12.1mΩ	5.0nC	
	ТРСА8030-Н	5世代	9.6mΩ	5.0nC	
n (ai	TPCA8019-H	5世代	3.1mΩ	15.5nC	
	TPCA8028-H	6世代	2.3mΩ	20.0nC	
見本 (a) 使用したデバイス					

生インダクタンスの存在によって発生するスパイク電 圧など、ドレイン-ソース間に最大定格を超える過電 圧が印加され、パワーMOSがブレーク・ダウンする モードがアバランシェ現象です.

アバランシェ状態において素子の破壊限界(温度や エネルギー, dv/dt)を超えると,素子の破壊につな がります.現在のパワーMOSでは,保証項目として データ・シート上に記載されるほどの重要項目の一つ です.デバイス・メーカは最適な素子デザインにより, ほかの特性を犠牲にすることなく耐量を向上しています.

### 最新世代パワー MOS による効率改善例

図20に東芝における旧世代品と最新世代品の効率 比較データを示します.旧世代品に比較して,重負荷 時の効率が約3%改善されていることがわかります.

### パッケージの改善

### 小型化と放熱性の向上の両立

ノートPCなどに使われるMPU用VRMは,MPU の電力アップに伴う大電流化が進み、それに使用され るパワーMOSも大電力対応が求められています。一 方でノートPCは小型・薄型化が進み、メイン基板上 の電源回路も高密度実装されることとなり、大電力を 扱うパワーMOSにとっての放熱条件はますます厳し くなっています。

このような課題を解決するパッケージとして, 図21 に示すように素子の内部金属フレームがドレイン端子 として裏面に露出し,放熱板としても機能するタイプ のフラット・パッケージが主流になりつつあります.



<図 21 > SOP Advance パッケージ 〔㈱東芝〕



<sup>〈</sup>図 20〉旧世代品と最新世代品の効率比較データ

また、3.3×3.3 mm 程度の比較的小型のパッケージ にも同様の構造が適用され、一般的な5×6mmの SO-8パッケージと同等の許容損失を実現し、機器の 小型化に貢献しています.

図22はパワー MOSのパッケージ動向についてまと めたものですが、従来のパッケージ群より単位実装面 積あたりの許容損失が向上していることがわかります.

### パワー MOS のもっている温度特性

パワーMOSには下記に示すように温度変化を伴う 特性変化があります. そのため、高放熱パッケージを 使用してチャネル温度を低く抑えることは、長期信頼 性の維持だけでなく,素子の特性を適正なレベルにコ ントロールするという意味でもたいへん有効です.大 電力かつ小型化アプリケーションへの適用には不可欠 です.

### 効果(1):導通損失の改善

100

 $\leq$ 

ドフノン観浜

10

パワー MOSのオン抵抗には図23に示すように正 の温度特性があり、チャネル温度を低く抑えることは (オン抵抗×流れる電流<sup>2</sup>)による導通損失の低減につ ながります.

熱抵抗(放熱性)改善 ⇒ チャネル温度低減 ⇒ オン 抵抗低減 ⇒ 導通損失低減

### ▶ 効果(2):セルフ・ターンONの発生抑止

先に述べたように、ゲートしきい値特性には負の温 度特性(図19)があり、セルフ・ターンONを避ける 意味でもチャネル温度を低い状態で使用することは有 効です.

 熱抵抗(放熱性)改善 ⇒ チャネル温度低減 ⇒ ゲー トしきい値電圧低下防止 ⇒ セルフ・ターンON発 生抑止

D

TSSOP-8

٩t

### ● パッケージ抵抗の低減

素子(チップ)の集積度向上に伴い、パワー MOSの オン抵抗は大幅に改善されており、オン抵抗mΩの製 品が一般的になっています.しかし、さらなるオン抵 抗低減のためにはチップの改良だけでなく、パッケー ジの低抵抗化も重要な課題です.その一例として、図 24 に示すような金属リボンで内部接続する構造が主 流になりつつあります. この構造は従来のボンディン グ・ワイヤの構造に比べると、オン抵抗を約2mΩ程 度低減することが可能です.

### ソース・インダクタンスの低減

DC-DCコンバータの動作周波数の高周波化によ り、パワー MOSではスイッチング特性の改善が重要 ですが. パッケージ側ではソース・インダクタンスの 低減が重要課題となっています.

### ▶ 効果: DC-DCコンバータの損失改善

同期整流方式DC-DCコンバータにおいて、寄生 インダクタンスのおよぼす悪影響についてシミュレー ションした結果を紹介します.図25は、パッケージ の寄生インダクタンスを簡易的に表現した DC-DC コンバータのシミュレーション回路です.

シミュレーション結果として、各寄生インダクタン スの電力変換効率への依存性をまとめたものを図26 に示します. とくにハイ側素子のソース・インダクタ ンスの影響が大きいことがわかります.

詳しく波形を見てみましょう.

#### ▶ ハイ側素子のソース・インダクタンスの影響

図27に、シミュレーションで計算したハイ側パワ ー MOSのゲート-ソース間電圧波形を示します. パッケージの寄牛ソース・インダクタンスで電圧隆





<図24>アルミ・ストラップ構造 〔㈱東芝〕









〈図26〉寄生インダクタンスの効率への影響



ハイ側パワー MOS の寄生ソース・インダクタン スによる Vcsの電圧降下 VGS:チップ上で観測されるゲート電圧 VG-Lx:パッケージ端子上で観測されるゲート電圧  $V_{Lhs}$ :寄生インダクタンスでの電圧効果( $V_{G}-L_{x}-V_{GS}$ )

下が発生し、パワーMOSのゲート-ソース間電圧  $(V_{CS})$ はターンON時に大きくドロップしています. その結果、ゲートに十分な電圧が供給されないため、 スイッチング時間の延長およびオン抵抗の上昇によ り、スイッチング損失が悪化していることが図28か ら読み取ることができます。わずか1nHにも満たな いソース・インダクタンスですが、損失に多大な影響 を与えています.

### ● ロー側素子のソース・インダクタンスの影響

図 25 に示したように、ロー側素子のソース・イン ダクタンスはハイ側素子ほど効率に影響を与えていま せん.しかし図29の動作波形を見ると、ハイ側素子 のドレイン-ソース間のサージ電圧を増大させ、スイ ッチング損失を悪化させています. ハイ側と同じよう に注意が必要です.



下パワー MOSの同時 ON による貫通防止のために、 デッド・タイム期間が設けられます. この期間中に転 流電流は、ロー側パワー MOS に並列に接続されたシ ョットキ・バリア・ダイオード SBD を流れます。外 付けSBDを接続していないときは、ロー側パワー MOSのボディ・ダイオードを流れることになります.

ただし実際には図30に示すように、外付けSBDの アノード端子とロー側パワーMOSのソース端子の間 には、配線による寄生インダクタンスが転流電流の SBDへの流入を阻害します。そして、図 31 に示すよ うに順電圧特性の悪いパワー MOSのボディ・ダイオ ードに転流電流が残ってしまうことが、シミュレーシ ョンからも明らかになっています.

この場合、順方向電圧はSBDよりもボディ・ダイ オードのほうが高いため, デッド・タイム期間中の導 通損失の悪化,およびリカバリ(逆回復)損失が増大す ることになります.

#### ロー側パワー MOS に SBD を内蔵すると

このようなDC-DCコンバータの高周波化に伴い, デッド・タイム期間中の損失(リカバリ損失を含む)改



